位置：首页 > IC型号导航 > 首字符Q型号页 > 首字符Q的型号第82页 > QL901M-6PS680C > QL901M-6PS680C PDF资料 > QL901M-6PS680C PDF资料2第12页
WCLK
WA
TSWA
THWA
WD
TSWD
THWD
WE
TSWE
THWE
新资料
TWCRD
RD
旧数据
图11 ： RAM单元同步写时序
表9 ： RAM单元同步&异步读时序
符号
参数
传播
延迟（ns ）
0.686
0
0.243
0
4.38
RAM节同步读时序
TSRA
THRA
tSRE
THRE
TRCRD
RA建立时间RCLK ：所需的时间读取的地址必须
在读时钟的有效边沿之前是稳定
RA的保持时间，以RCLK ：所需的时间量的读地址必须
在读时钟的有效边沿之后是稳定的
RE设置时间WCLK ：时间的读使能必须量
读出时钟的有效沿之前稳定
RE保持时间WCLK ：时间的读使能必须量
在读时钟的有效边沿后稳定
RCLK到RD ：时间主动读出时钟边缘之间的量
并且当数据是可用的，在RD的时间
RAM单元异步读时序
RPDRD
RA至RD：量的时间时，读出地址被输入之间
并且当数据是输出
2.06
12
www.quicklogic.com
2001 QuickLogic公司
