注意事项：
1.在稳态（非瞬态）的条件下，我
OL
必须从外部限制如下：
每个端口引脚的最大IOL ： 10毫安
每8位端口的最大IOL ： P0口26毫安
端口1-3 15毫安
最大总IOL所有：输出引脚71毫安
如果IOL超过了测试条件， VOL可能超过相关指标。不保证引脚吸收电流大于列出的测试
条件。
2.容性负载上的端口0和2可能会导致上述0.4 V的ALE和港口的低层次输出寄生噪声脉冲
1 ， 2 ，和3。噪声是由于外部总线电容放电到P0口和P2口当这些引脚改变
由高向低。在应用中，电容性负载超过100 pF的，这些信号的噪声脉冲可以超过
0.8 V可能需要来限定的ALE或其它信号与施密特触发器或CMOS电平的输入逻辑。
3.容性负载端口0和2的原因在V
OH
在ALE和PSEN ＃砸在下面说明当地址
行稳定。
4.典型值是使用V获得
DD
= 5 V和T
A
= 25°C 。他们没有经过测试并没有对这些值保证。
5. SCL和SDA的输入阈值电压满足TWI规范，所以在输入电压低于0.3 V ·
DD
将recog-
认列之为逻辑0 ，而输入电压高于0.7 ·V
DD
将被识别为逻辑1 。
图28 。
I
DD
/I
DL
与频率; V
DD
= 4.5 5.5 V
40
30
国际/ IDL （MA ）
20
10
0
2
4
6
8
10
12
14
16
18
20
22
24
最大主动模式（毫安）
典型活动模式（毫安）
最大空闲模式（毫安）
典型空闲模式（毫安）
在XTAL （1）（ MHz）的频率
注意：
1.时钟分频器未使用：F
OSC
= F
XTAL
.
64
AT/TSC8x251G2D
4135D–8051–08/05
