初步规格。
有些内容如有变更，恕不另行通知。
三菱的LSI
MH8S64AQFC -7 ， -7L ， -8 ， -8L
536,870,912位（ 8,388,608 - WORD 64位） SynchronousDRAM
串行存在检测表一
字节
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
函数来描述
定义写入字节数为串行内存模块MFGR
总字节数SPD内存设备的
基本内存类型
在本届大会＃行地址
在本届大会＃列地址
在本次大会＃模块银行
本次大会的数据宽度...
...数据宽度延续
本届大会的电压接口标准
CYCLETIME SDRAM的最大支持CAS延迟（ CL ） 。
SPD enrty数据
128
256字节
SDRAM
A0-A11
A0-A8
1BANK
x64
0
LVTTL
10ns
6ns
非奇偶校验
SPD数据（十六进制）
80
08
04
0C
09
01
40
00
01
A0
60
00
80
10
00
01
8F
04
06
01
01
00
0E
A0
D0
60
70
00
00
14
14
14
32
周期时间CL = 3
从SDRAM的时钟访问
TAC的CL = 3
DIMM配置类型（无奇偶校验，奇偶校验， ECC ）
刷新率/类型
SDRAM的宽度，主要DRAM
错误检查SDRAM的数据宽度
最小时钟延迟，背靠背随机列地址
自刷新（ 15.625uS ）
x16
不适用
1
1/2/ 4/8 /全页
4bank
2/3
0
0
非缓冲的，非注册
全部预充电，自动预充电
-7,7L
-8,8L
-7,7L
-8,8L
突发长度支持
每个SDRAM器件＃银行
CAS ＃延迟
CS ＃延迟
写入延迟
SDRAM模块属性
SDRAM的设备属性：一般
SDRAM的周期时间（第二最高的CAS延迟）
周期时间CL = 2
SDRAM访问形式的时钟（第二最高的CAS延迟）
10ns
13ns
6ns
7ns
不适用
不适用
20ns
20ns
20ns
50ns
TAC的CL = 2
25
26
27
28
29
30
SDRAM的周期时间（最高3 CAS延迟）
SDRAM访问形式的时钟（最高3 CAS延迟）
预充电到Active最低
行有效至行主动敏。
RAS到CAS的延迟敏
至预充电敏
MIT-DS-0374-0.1
三菱
电
( 4 / 55 )
16.Mar.2000
