位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第533页 > MH8D64AKQC-10 > MH8D64AKQC-10 PDF资料 > MH8D64AKQC-10 PDF资料1第36页
初步规格。
有些内容如有变更，恕不另行通知。
三菱的LSI
MH8D64AKQC-75,-10
536,870,912位（ 8,388,608 - WORD 64位），双数据速率同步DRAM模组
串行存在检测表一
字节
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
函数来描述
串行PD字节生产过程中写入的数
总字节数SPD内存设备的
基本内存类型
在本届大会＃行地址
在本届大会＃列地址
在本次大会＃模块银行
本次大会的数据宽度...
...数据宽度延续
本届大会的电压接口标准
CYCLETIME SDRAM的最大支持CAS延迟（ CL ） 。
-75
-10
-75
-10
SPD enrty数据
128
256字节
DDR SDRAM
12
9
1BANK
x64
0
SSTL2.5V
7.5ns
8.0ns
+0.75ns
0.8纳秒
无奇偶校验，非ECC
SPD数据（十六进制）
80
08
07
0C
09
01
40
00
04
75
80
75
80
00
80
10
00
01
0E
04
0C
01
02
20
00
A0
A0
75
80
00
00
00
00
50
3C
50
2D
32
周期时间CL = 2.5
从SDRAM的时钟访问
TAC的CL = 2.5
DIMM配置类型（无奇偶校验，奇偶校验， ECC ）
刷新率/类型
SDRAM的宽度，主要DRAM
错误检查SDRAM的数据宽度
MIimum时钟延时，随机接入列
15.625uS/SR
x16
不适用
1时钟
2, 4, 8
4bank
2.0, 2.5
0
1
差分时钟
VDD + 0.2V
-75
-10
-75
-10
-75
突发长度支持
设备银行数量
CAS ＃延迟
CS ＃延迟
我们等待时间
SDRAM模块属性
SDRAM的设备属性：一般
SDRAM的周期时间（第二最高的CAS延迟）
周期时间CL = 2
SDRAM访问形式的时钟（第二最高的CAS延迟）
10ns
10ns
+0.75ns
+0.8ns
未定义
未定义
未定义
未定义
20ns
15ns
20ns
24
TAC的CL = 2
25
SDRAM的周期时间（最高3 CAS延迟）
-10
26
-75
SDRAM访问形式的时钟（最高3 CAS延迟）
-10
27
28
29
30
最小行预充电时间（TRP）
最小行主动向行主动延迟（ TRRD ）
RAS到CAS的延迟Minv （ tRCD的）
-75
45ns
50ns
至预充电敏（ tRAS的）
-10
MIT-DS-0419-0.1
三菱
电
17.May.2001
36
