ADF4110/ADF4111/ADF4112/ADF4113
电路描述
参考输入部分
脉冲吞吐功能
基准输入级如图24所示。 SW1和SW2
是常闭开关。 SW3处于常开。当
省电模式后， SW3被闭合，SW1和SW2处于
开。这确保了没有装载在REF的
IN
针
在掉电。
掉电
控制
100k
与R计数器
卜FF器
SW3
NO
A和B计数器，结合双模
预分频，使之能够产生输出频率的
仅由参考频率由R的分割间隔
方程为VCO频率如下：
f
VCO
= [(P
×
B)
+
A]
×
f
REFIN
/R
f
VCO
P
B
A
外部电压的输出频率控制振荡器
器（VCO） 。
对双模预置分频器模
二进制13位计数器预置分频比（ 3 8191 ） 。
二进制6位吞计数器预置分频比（ 0
63).
NC
REF
IN
NC
SW1
SW2
f
REFIN
外部参考频率的输出频率
振荡器。
R
二进制14位可编程为参考预设分频比
ENCE计数器（ 1到16383 ） 。
图24.参考输入级
RF输入级
RF输入级如图25所示。它后面是
2级限流放大器器生成的CML （电流模式
逻辑）时钟级别所需的预分频器。
BIAS
发电机
500
RF
IN
A
RF
IN
B
1.6V
AV
DD
500
v计数器
14位R计数器允许输入参考频率为
分压，以产生基准时钟的相位频
昆西检测器（PFD ） 。分频比为1至16383顷
允许的。
N = BP + A
13位乙
计数器
射频
输入级
预分频器
P/P + 1
系数
控制
AGND
TO PFD
负载
负载
6位A
计数器
图25. RF输入级
图26. A和B计数器
预分频器（ P / P + 1 ）
该双模预分频器（P / P + 1） ，随着A和B的
计数器，使大的分频比N，去实现
（N = BP + A） 。双模分频器，在CML操作
水平，作为时钟从RF输入级并将其划分
降至可控频率的CMOS A和B计数器。
预分频器是可编程的。它可以在软件中设定为8/9 ，
16/17 ， 32/33 ， 64/65或。它是基于一个同步4/5核心。
A和B计数器
相位频率检测器（ PFD）和充电
泵
A和B计数器CMOS结合的双模
预分频器，允许在PLL一个广泛的分频比馈
回到柜台。该计数器指定的工作时，
预分频器的输出为200 MHz或更小。因此，与RF输入
2.5 GHz的频率， 16/17预分频器值是有效的，但一
8/9的值是无效的。
在PFD输入端需要从R计数器和N计数器
（N = BP + A） ，并且产生一个输出正比于相
和它们之间的频率差。图27是simpli-
网络编图。在PFD包括一个可编程延迟元件
控制该反冲脉冲的宽度。该脉冲
确保有在PFD的传递函数没有死区
并最大限度地减少相位噪声和参考杂散。二位在
引用计数器锁存， ABP2和ABP1控制宽度
脉冲。见表III 。
–10–
第0版
