飞利浦半导体
产品数据
80C51的8位微控制器系列
16 KB OTP / ROM ， 512B
内存，低电压（ 2.7 5.5V） ，低功耗，高速（ 30/33
兆赫），两个400KB我
2
I2C接口
P8xC660X2/661X2
SIO1和SIO2 ，我
2
串行I / O
在我
2
C总线是一种简单的双向两线总线来传输
连接到总线上的设备之间传送信息。主
公交车的特点是：
只有两个公交线路是必需的：
串行数据线（SDA） 。
串行时钟线（SCL）和一
主机和从机之间的双向数据传输。
连接到总线上的每个设备是软件寻址由
唯一的地址。
电路必须被禁止。对于SIO1串行口，压摆率
为SCL和SDA引脚的控制电路中禁用
标准模式（最高转换率） ，并且他们在已启用
快速模式。对于SIO2串行端口，压摆率控制电路
对于这两个管脚在复位时启用，但摆率禁用位
（ SRD位）在AUXR寄存器禁用摆率的电路
当两个最大的摆率设置SCL1和SDA1引脚。
SiO2的摆率控制的这个特性对于提高非常有用的
总线负载，更高的温度和更低的电压，导致
在压摆率额外降低。
所有下面讨论的功能描述适用于
无论是SIO1和SIO2我
2
C串行虽然文字港口
可以指仅SIO1的。为相应参见第10页
SIO2寄存器地址。
在我
2
C对芯片逻辑进行面向字节的数据传输，时钟
产生，地址识别和总线控制仲裁和
接口到外部I
2
C总线通过两个端口引脚SCL和
SDA 。它满足了我
2
C总线规范，并支持所有的传输
从和 - 向I模式（比低速模式等）
2
C总线。
逻辑自动处理字节传输。它还会跟踪
串行传输和状态寄存器（ SxSTA ）反映情况
所述的SiOx逻辑和I的
2
C总线。
CPU的接口，以每两个I的逻辑
2
通过在Cs
以下四个特殊功能寄存器（其中x = 1,2 ） ：
大师可以作为主发送器或主接收器。
这是一个真正的多主机总线（无中央主机） ，并包括
冲突检测和仲裁防止数据损坏，如果两个
或更多的主机同时启动数据传输。
串行时钟同步使得不同位速率的设备
通过同样的串行总线进行通信。
串行时钟同步可以用作握手
机制来暂停和继续串行传输。
设备可以被添加到或从I去除
2
C总线系统
而不会影响在总线上的任何其它设备。
故障诊断和调试都很简单;故障可能是
立即追查。
欲了解更多信息，请参阅飞利浦出版的“
规范“ ，特别是对于快速的详细说明和
标准的数据传输模式。此外，请参阅数据表
在8xC552的8xC554的8xC557和8xC65x 。
在SIO1我
2
C串行端口接口有一个可选的双向
数据传输模式时，无论是达到400kbit / s的快速模式或100Kbit的/ s的
标准模式。在高速模式下，端口性能和
寄存器定义的那些相同的8xC557设备，并且
在标准模式下（复位默认值），它们是相同的
的8xC652 ， 8xC654 ， 8xC552和8xC554设备。
快速模式是在功能上相同的标准模式
除了比特率选择（参见表7和8） ，所述定时
SCL和SDA信号（见我
2
3C电气
特性） ，并且输出摆率控制。该
快速模式允许最多不超过该的四倍比特率增加
标准模式，然而，这是与向下兼容
标准模式的，即它可以用在0至100Kbit的/ s的总线
系统。
对于我的时钟线SCL的串行端口
2
C总线是一种替代
函数的P1.6端口引脚，以及用于数据线的SDA串行端口
在我的
2
C总线的P1.7端口引脚的复用功能。
因此，这两个引脚为开漏输出（无
上拉） ，和P1.6和P1.7的输出锁存器必须被设置为
为了逻辑1 ，使SIO1输出。
第二个
在8xC661X2 ， SIO2串行端口，有
达到400kbit / s的高速数据传输模式只可选择的转换率
控制的输出管脚。它也具有相同的端口性能
和寄存器定义为那些8xC557的。该SCL1和
SDA1串行端口都有专门的引脚开漏输出，
施密特触发器输入。
存在用于上转弯控制和关断的模拟电路
输出下拉率（压摆率控制电路），这是
为满足在快速模式下的电气规格要求
标称条件（ 5 V ） 。为了获得最大的压摆率，在
I
2
C
I
2
C总线
SxCON ：控制寄存器，位寻址的CPU 。
SxSTA ：状态寄存器，其内容可被用作载体
以服务程序。
SxDAT ：数据移位寄存器;数据字节是稳定的，只要
SI位= 1 （ SxCON.3 ） 。
SxADR ：从地址寄存器;其LSB启用/禁用
广播呼叫地址识别。
一个典型的我
2
C总线结构示于图15 ，图16
示出了一个数据传输是如何完成的总线上。根据
方向位（ R / W）的状态下，两种类型的数据传输是
可能对我
2
C总线：
从主机发送1数据传送到从接收器。该
由主机发送一个字节是从机地址。下一个
如下一个数量的数据字节。从机返回
应答位每接收一个字节。
从机发送2.数据传送到主接收器。该
第一个字节（从地址）由主机发送。该
从机返回一个应答位。接下来如下数据
发送的字节数由奴隶到主人。船长返回
在所有接收到的字节比上其他后应答位
字节。在收到最后一个字节的结束，一个“不承认”是
返回。
主器件产生所有的串行时钟脉冲和
起始和停止条件。结束传输带停止
条件或重复起始条件。由于重复的
启动条件也是下一次串行传输的开始，
I
2
C总线不会被释放。
操作模式：
片上SIO1逻辑可以在操作
以下四种模式：
1.主发送器模式：
通过P1.7串行数据输出/ SDA ，同时P1.6 / SCL输出
串行时钟。发送的第一个字节包含从机地址
2003 10月2日
31
