飞利浦半导体
产品speci fi cation
增强型视频输入处理器（ EVIP ）
7
钉扎
针
符号
(L)QFP64
北卡罗来纳州
TDO
TDI
TMS
V
SSA2
AI22
V
DDA2
AI21
V
SSA1
AI12
V
DDA1
AI11
V
SSS
AOUT
V
DDA0
V
SSA0
VREF
V
DDD5
V
SSD5
有限责任公司
LLC2
CREF
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
O
I
I
P
I
P
I
P
I
P
I
P
O
P
P
O
P
P
O
O
O
不要连接。
测试数据输出边界扫描测试;注意： 1 。
测试数据输入边界扫描测试;注意： 1 。
测试模式选择输入边界扫描测试和扫描测试;注意： 1 。
地面模拟电源电压信道2 。
模拟输入22 。
正电源电压模拟量通道2 （ + 3.3V ） 。
模拟输入21 。
地面模拟电源电压通道1 。
模拟输入12 。
正电源电压的模拟通道1 （ + 3.3V ） 。
模拟输入11 。
基片的接地连接。
模拟测试输出;用于测试的模拟输入通道。
I / O / P
描述
SAA7111A
正电源电压为内部时钟发生器电路（ CGC ） （ +3.3 V） 。
地面内部CGC 。
垂直参考输出信号（I
2
C比特COMPO = 0 ）或反复合消隐
信号（I
2
C-位COMPO = 1 ）， （通过我启用
2
C总线位OEHV ） 。
数字供电电压5 （ +3.3 V） 。
地面数字电源电压5 。
行锁定系统时钟输出（27兆赫） 。
行锁定时钟
1
2
输出（ 13.5兆赫） 。
参考时钟输出：这是由内部CGC分布式时钟对外贸易资质连接器信号
为LLC2的数据速率。使用CREF的VPO总线上的所有接口都能够
产生具有相同相位的总线时序。如果CCIR 656格式的选择
（ OFTS0 = 1和OFTS1 = 1）逆复合消隐信号（像素对外贸易资质连接器）是
提供该引脚上。
复位输出（低电平有效） ;设置设备成德网络斯内德状态。所有的数据输出
在高阻抗状态。在我
2
C总线复位（等待启动条件） 。
芯片使能;连接到地强制复位，从第3版节电
另外可用的功能。
数字供电电压输入4 （ + 3.3V ） 。
地面数字电源电压输入4 。
水平同步输出信号（可编程） ;正的位置，并
负斜率是可编程的8 LLC增量较完整产品线
（等于64
s)
通过I
2
C总线字节HSB和HSS 。在2 LLC精细的位置调整
增量可以通过我进行
2
C总线位HDEL1和HDEL0 。
两个函数的输出;由我控制
2
C总线位RTSE1 。
RTSE1 = 0 ： PAL行identi连接器（ LOW = PAL线） ;表示反转，
非反转
对于PAL信号的Y分量。 RTSE1 = 1： H- PLL的锁定指示器;
高的状态表示内部水平PLL被锁定。
6
水库
CE
V
DDD4
V
SSD4
HS
23
24
25
26
27
O
I
P
P
O
RTS1
28
O
1998年5月15日
