飞利浦半导体
产品speci fi cation
增强型视频输入处理器（ EVIP ）
17.2.15 S
UBADDRESS
10
表27
格式/延时控制SA 10
亮度延迟补偿
（ IN 2 / LLC STEPS）
4...
...0...
...3
控制位D2至D0
YDEL2
1
0
0
YDEL1
0
0
1
SAA7111A
YDEL0
0
0
1
表28
VREF脉冲位置和长度VRLN SA 10 （ D3 ）
VREF为60赫兹525线
(1)
Vrln
0
长
行号
现场1
(2)
现场2
(2)
笔记
1.附加VREF位置可以通过我来实现
2
C总线位VCTR1和VCTR0 （见图9 ） 。
2.在括号中给出的数字是指CCIR线数量。
表29
HS HDEL0和HDEL1 SA 10的精确位置
HS与步长精确位置
第2 / LLC
0
1
2
3
表30
输出格式选择OFTS0和OFTS1 SA 10
控制位D7和D6
格式
OFTS1
的RGB （5,6和5） ，RGB （8,8和8）的
（取决于控制位RGB888 ） ;看
表32
YUV 422 16位
YUV 411 12位
YUV CCIR - 656 8位
0
OFTS0
0
控制位D5和D4
HDEL1
0
0
1
1
HDEL0
0
1
0
1
-RST
19 (22)
282 (285)
240
LAST
258 (261)
521 (524)
-RST
18 (21)
281 (284)
1
242
LAST
259 (262)
522 (525)
-RST
24
337
0
286
LAST
309
622
-RST
23
336
1
288
LAST
310
623
VREF ，在50赫兹625系
(1)
0
1
1
1
0
1
1998年5月15日
51
