飞利浦半导体
产品speci fi cation
增强型视频输入处理器（ EVIP ）
SAA7111A
手册，全页宽
TBP7 0
（ CVBS ）
0
MUX
CVBS
UP
1
SWHI
AD1BYP
0
MUX
BYP
UP
1
注册
VPO15 8
Y或YUV
（ LUMA见图37 ）
BCHI1
VBP0
VBP4
BCHI1 0
I
2
C总线
0
0
1
1
BCHI0
0
1
0
1
SWHI
1
0
VBP0
VBP4
VIPB
I
2
C总线
0
MUX
CVBS
UP
1
SWLO
AD2BYP
0
MUX
BYP
UP
1
注册
VPO7 0
UV或YUV
（ CHROMA参见图37）
BCLO1
VBP0
VBP4
BCLO1 0
I
2
C总线
0
0
1
1
BCLO0
0
1
0
1
SWLO
1
0
VBP0
VBP4
REG
V_GATE
（可编程）
EN
4
×
REG
VBP4
HREFINT
时钟0
时钟0
VBP0
MGG064
HREFINT =内部横向参考。
TBP =上采样后的CVBS的输入数据（ 27兆赫） 。
AD1BYP / AD2BYP =数字CVBS输入数据和Y / C输入数据（13.5兆赫） 。
VBP0 =可编程垂直参考信号。
VBP4 =延迟可编程的垂直参考信号（ 4LLC时钟延迟）。
将CVBS信号到所述VPO总线的图8复用。
1998年5月15日
17
