飞利浦半导体
产品speci fi cation
HD- CODEC
9.1.4
S
YNCHRONIZATION
SAA7108AE ; SAA7109AE
内部信号LFCO是一个数字 - 模拟转换
由水平PLL提供的信号。它是一个多
行频：
6.75兆赫= 429
×
f
H
（ 50赫兹） ，或
6.75兆赫= 432
×
f
H
（ 60赫兹）。
该LFCO信号是由一个因子内部乘以
2和4中的PLL电路（包括鉴相器，环路
滤波， VCO和分频器），得到输出
时钟信号。矩形输出时钟具有50％的
占空比。
表16
解码器的时钟频率
时钟
XTAL
有限责任公司
LLC2
LLC4 （内部）
LLC8 （虚拟）
频率（MHz）
24.576或32.110
27
13.5
6.75
3.375
前置滤波的亮度信号被馈送到
同步阶段。其带宽被进一步减小到
1兆赫通过一个低通滤波器。同步脉冲被切片和
馈送到相位检测器，其中它们与比较
子分频时钟的频率。所得到的输出
信号被施加到环路滤波器累加所有相
偏差。内部信号（例如盐酸和HSY ）是
按照模拟前端所产生
要求。环路滤波器信号驱动一个振荡器来
产生的工频控制信号（ LFCO ） ;
看到图28 。
对“伪同步”的检测作为Macrovision公司的一部分
复制保护标准中也做了
同步电路。
结果报告为在解码器内的标志COPRO
在子地址1FH状态字节。
9.1.5
C
LOCK发生电路
内部CGC产生所需的所有时钟信号
视频输入处理器。
LFCO
带通
FC = LLC / 4
零
交
发现
相
发现
环
滤波器
振荡器
有限责任公司
分频器
1/2
分频器
1/2
MHB330
LLC2
时钟产生电路的图28的方框图。
9.1.6
P
OWER
-
上电复位和
CE
输入
缺少时钟，不足以数字或模拟V
DDAD
电源电压（低于2.7V ），将启动复位序列;所有输出
被迫3-状态（参见图29 ） 。该指标RESD输出保持低电平约128 LLC内部复位后，
并且可以应用到重置数字电视系统的其它电路。
因此能够通过拉动芯片使能（CE）到地强制复位。后CE和足够功率的上升沿
电源电压时，输出LLC ， LLC2和SDAD从三态到激活回报，而其它信号必须
通过编程激活。
2004年6月29日
49
