飞利浦半导体
产品speci fi cation
HD- CODEC
SAA7108AE ; SAA7109AE
符号
FSVGC
SDAE
CBO
PIXCLKO
V
DDED
IGPH
IGP1
工研院
PD2
PD1
PD0
V
SSED
V
SSED
ICLK
TEST0
IDQ
TEST4
TEST5
TEST3
V
DDID
V
DDID
AMXCLK
ALRCLK
针
G1
G2
G3
G4
G11
G12
G13
G14
H1
H2
H3
H4
H11
H12
H13
H14
J1
J2
J3
J4
J11
J12
J13
TYPE
(1)
I / O
I / O
O
O
S
O
O
I / （ O）
I
I
I
S
S
I / O
O
O
O
I
I
S
S
I
（ I / ）O
描述
帧同步输出到VGC （可选输入）
I
2
C总线的串行数据输入/输出（编码器）
复合消隐输出到VGC ;低电平有效
像素时钟输出到VGC
3.3 V数字电源电压外周细胞（解码器）
与IPD输出总线多用途水平参考输出
与IPD输出总线的通用输出信号1
为IPD输出总线可编程控制信号
最高位
5用C编码器输入总线
B
-Y -C
R
4：2： 2;看表9 15为
引脚分配
最高位
6用C编码器输入总线
B
-Y -C
R
4：2： 2;看表9 15为
引脚分配
最高位
对用C编码器输入总线7
B
-Y -C
R
4：2： 2;看表9 15为
引脚分配
对周边小区的数字地（解码器）
对周边小区的数字地（解码器）
时钟IPD输出总线（可选时钟输入）
扫描测试输出，不连接
数据对外贸易资质连接器的IPD输出总线
扫描测试输出，不连接
扫描测试输入，不连接
扫描测试输入，不连接
3.3 V数字电源电压为芯部（解码器）的
3.3 V数字电源电压为芯部（解码器）的
音频主外部时钟输入
音频左/右时钟输出;可以绑通过3.3 kΩ的电阻来提供
表示默认24.576 MHz晶振（ ALRCLK = 0 ;内部上拉下来）
已被替换为32.110 MHz的晶振（ ALRCLK = 1 ） ;注意到， 5和6
针对准备输入IPD输出总线
对于所有的X端口引脚控制信号
XPD总线MSB
最高位
1 XPD公交车
地面数字核心（解码器）
地面数字核心（解码器）
音频主时钟输出，必须是晶体时钟的小于50％的
实时状态或同步信息行0
音频串行时钟输出
最高位
2 XPD公交车
最高位
3 XPD巴士
最高位
4 XPD公交车
3.3 V数字电源电压为芯部（解码器）的
对于XPD巴士垂直参考
11
ITRDY
XTRI
XPD7
XPD6
V
SSID
V
SSID
AMCLK
RTS0
ASCLK
XPD5
XPD4
XPD3
V
DDID
XRV
2004年6月29日
J14
K1
K2
K3
K4
K11
K12
K13
K14
L1
L2
L3
L4
L5
I
I
I / O
I / O
S
S
O
O
O
I / O
I / O
I / O
S
I / O
