飞利浦半导体
产品speci fi cation
数字视频编码器
数据LOW在DAC的输出对应于0 IRE ，
在DAC的输出数据的高对应
约50 IRE 。
另外，也可以进行编码隐藏字幕数据为50赫兹
场的频率在32次的水平行频。
7.12.5
A
NTI
-
TAPING
(SAA7104E
只
)
SAA7104E ; SAA7105E
如果SAA7104E ; SAA7105E需要驱动一个第二
（辅助） VGA显示器或高清电视，则DAC接收
从HD数据路径来的信号。在这种情况下，该
数模转换器主频传入PIXCLKI代替
27 MHz晶振时钟，在视频编码器使用。
7.15
高清数据路径
欲了解更多信息，请联系离您最近的飞利浦
半导体销售网络的CE 。
7.13
RGB处理器
此数据路径允许SAA7104E ; SAA7105E是
与VGA或HDTV显示器使用。它接收它的数据
直接从光标发生器和支持RGB和
Y型P
B
-P
R
输出格式（RGB不为Y -P
B
-P
R
输入
格式） 。不结垢是在这种模式下完成的。
增益调整或者导致满级摆动到
数字 - 模拟转换器，或由一个减小的幅度
系数为0.69 。这能够被添加到同步脉冲
信号，因为它需要对显示单元的期望信号
与同步脉冲，无论是定期或3级同步。
7.16
时序产生器
此块中包含一个dematrix以产生红，
绿色和蓝色信号被馈送到一个SCART插头。
Y，C前
B
和C
R
信号被解矩阵变换，个人
增益调整为Y和色差信号，并
2次重复取样亮度和4倍
进行过采样为色差信号。
的亮度和色差的转换曲线
RGB中的组件示于图8和9 。
7.14
三重DAC
该SAA7104E的同步; SAA7105E可以
工作在两种模式;从模式和主模式。
在从模式下，电路接收的同步脉冲
双向FSVGC （帧同步） ， VSVGC （垂直同步）
和HSVGC （水平同步）引脚：的极性
信号可以被编程。帧同步信号是唯一的
当输入信号是隔行扫描的，但在其它必要
情况下，也可以省略。如果在帧同步信号的存在，
有可能推导出垂直和水平相位
从它通过设置HFS和VFS的比特。 HSVGC和
VSVGC是没有必要在这种情况下，这样就有可能
切换销向输出模式。
可选地，该设备可以通过辅助触发
在通过PD7一个ITU-R BT.656数据流PD0代码。
的50和60赫兹只有垂直频率是允许用
在SAA7104E ; SAA7105E 。在从模式下，它不
可以锁定编码器，彩色载波的线
频率与PHRES位。
在（较常见）主模式下，时基
电路一直处于自由运行。该IC可以输出
脚FSVGC帧同步，引脚VSVGC垂直同步，一
在销HSVGC水平同步和复合消隐
信号引脚CBO 。所有这些信号都必须在限定
PIXCLK域。 HSVGC和VSVGC的持续时间是
固定的，它们是64的时钟HSVGC和1线VSVGC 。
领先的斜坡是在相位和极性可以是
编程。
Y和C两个信号从数字到模拟转换
在视频编码器的输出端的10位分辨率。
Y和C信号还组合成一个10位的CVBS
信号。
发生在相同的处理将CVBS输出信号
延迟为Y，C和任选的RGB或C
R
-Y -C
B
输出。
绝对幅度在DAC的输入的CVBS是
通过减少
15
16
相对于Y和C的DAC进行
最大限度地利用转换范围。
红色，绿色和蓝色信号分别从也被转换
数字到模拟的，每一个都提供一个10位的分辨率。
所有三个DAC的参考电流可以调节
单独地，以适应于不同的输出信号。
此外，所有的基准电流可以调节
通常，以补偿的公差小
芯片上的带隙参考电压。
可替换地，所有的电流可以被关闭，以减少
功耗。
所有三个输出可以被用来感测外部负载
（通常为75
)
在一个预先定义的输出。在一个标志
I
2
再FL ECTS C总线状态字节是否施加负载或
没有。此外，自动检测模式可以是
激活它表示一个75
负载在任何三个的
在专用的中断引脚TVD输出。
2004年3月4日
14
