位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第40页 > EBE20RE4AAFA-4A-E > EBE20RE4AAFA-4A-E PDF资料 > EBE20RE4AAFA-4A-E PDF资料1第9页
EBE20RE4AAFA
差分时钟网络布线（ CK0 ， / CK0 ）
为0ns （标称）
PLL
OUT1
SDRAM
120
CK0
120
IN
SDRAM
/CK0
注册1
120
C
反馈
OUT'N “
C
120
反馈出
注册2
注意事项： 1，时钟延迟从PLL时钟输入任何SDRAM的输入或注册威尔·
被设置为为0ns （标称值） 。
2.输入，输出和反馈时钟线从线端接到线所示，与未
从线接地。
3.只有一个PLL输出显示每个输出类型。任何额外的PLL输出将有线
以类似的方式。
4.终端电阻为PLL的反馈路径的时钟都尽可能靠近所述
PLL作为可能的输入引脚。
数据表E0440E30 （版本3.0 ）
9
