IXDD409PI / 409SI / 409YI / 409CI IXDI409PI / 409SI / 409YI / 409CI
IXDN409PI / 409SI / 409YI / 409CI
电源旁路和接地做法，
输出引线电感
当设计一个电路来驱动高速MOSFET的
利用IXDD409 / IXDI409 / IXDN409 ，它是非常重要
保持一定的设计标准在脑海中，为了优化
该驱动器的动作。需要特别注意支付
to
电源旁路，接地，
和最小化
产量
引线电感。
比方说，例如，我们使用的是IXDD409收取
从0到25伏于25ns的5000pF容性负载...
使用下面的公式：I =
V
C /
t,
哪里
V=25V
C = 5000pF &
t=25ns
我们可以确定到5000pF充电到25伏
在25ns的将图5A的恒定电流。 （在现实中，在充电
电流不恒定，并且将峰值左右的地方
8A).
电源旁路
为了使我们的设计把负载上正常， IXDD409
必须能够得出这样的5A的电流从电源
在25ns的。这意味着它们必须有非常低的阻抗
在驱动器和电源之间。最常见的
实现这种低阻抗的方法是绕过
在驱动用的电容值，该值是一个电源
大小比负载电容大。通常，这
将通过将两个不同类型的旁路来实现
电容，以补充阻抗曲线，非常接近
到驱动器本身。 （这些电容应谨慎
选择，低电感，低电阻，高脉冲电流 -
服务电容） 。引线长度可放射高频
由于电感，所以应该小心，以保持长度
这些旁路电容和IXDD409之间的引线
降到最低。
接地
为了使设计把负载断开正常， IXDD409
必须能够漏极这个5A的电流转换成适当的
接地系统。有用于返回当前的三条路径
可以认为，需要：路径＃ 1是IXDD409之间
和它的负载。路径2是IXDD409之间，它的动力
供应量。路径＃ 3是IXDD409和任何逻辑之间
在驱动它。所有这些路径3应尽可能低的
电阻和电感成为可能，并因此尽可能短
实用。此外，应尽一切努力安排让这些
三个地面道路完全独立的。否则， （对于
实例），从负载返回的接地电流可
开发将对产生不利影响的电压
逻辑线驱动IXDD409 。
输出引线电感
同样重要电源旁路和接地是
相关的输出导线电感的问题。竭尽全力
应，以保持驱动器之间的导线和它的
负载为短而宽越好。如果驾驶员必须放置
做得比2 “，从负载，则输出引线应
作为传输线。在这种情况下，一个双绞
应该考虑，每个双绞线的返回线路
应放在尽可能接近到的接地引脚
驱动器，并直接连接到负载的接地端子。
TTL以高电压CMOS电平转换
（ IXDD409只）
使能（EN ）输入到IXDD409是一个高电压
CMOS logic level input where the EN input threshold is ½ V
CC
,
并且可能不与5V CMOS或TTL输入电平兼容。
该IXDD409 EN输入被有意设计成可
增强抗噪声能力与高电压CMOS逻辑
的水平。在一个典型的栅极驱动器的应用程序，V
CC
= 15V和
在7.5V EN输入阈值，一个5V CMOS逻辑输入高
适用于这种典型的IXDD409应用程序的EN输入会
误解为逻辑低，并可能会导致不希望的
或意想不到的效果。下面的注释是可选的
适应TTL或5V CMOS电平的。
该电路在图27中解决了这个潜在的逻辑电平
误解通过翻译一个TTL或5V CMOS逻辑输入
所需要的IXDD409英文到高电压CMOS逻辑电平
输入。从图中，V
CC
是在栅极驱动器的电源，
通常8V之间设定为20V ，和V
DD
是逻辑电源
电源，通常为3.3V之间，以5.5V 。电阻R1和R2
形成一个分压器网络，以使Q1基极是
定位在期望的TTL逻辑转变的中点
的水平。
一个TTL或5V CMOS逻辑低电平，V
TTLLOW
= <0.8V ，输入施加于
在Q1发射将推动它。这导致电平转换器
输出时， Q1集电极输出解决到V
CESATQ1
+
V
TTLLOW
= < 2V ，这是足够低，以进行正确的
解释为一个高电压CMOS逻辑低（ <1 / 3V
CC
= 5V的
V
CC
= 15V的IXDD409数据手册中给出）。
一个TTL高，V
TTLHIGH
= > 2.4V或5V CMOS高，
V
5VCMOSHIGH
= >3.5V ，施加到电路中的EN输入
图27将导致Q1到被偏置截止。这导致Q1
集电极被拉起由R3至V
CC
= 15V ，并提供了一个
高电压CMOS逻辑高电平输出。的高电压CMOS
逻辑EN输出适用于IXDD409 EN输入使
它，从而在栅极驱动器以充分充当8安培输出
驱动程序。
电路在图27中的总的元件成本小于
不到0.10美元，如果购买的数量>1K件。这是
建议水平的物理位置
转换器电路被放置在靠近所述的TTL的源或
CMOS逻辑电路，以最大限度地抑制噪声。
图27 - TTL为高电压CMOS电平转换器
CC
（从栅极驱动器
电源）
10K
R3
V
DD
（从逻辑
电源）
3.3K
R1
Q1
2N3904
（要IXDD409
EN输入）
高V
oltage
CMOS EN
产量
3.3K
R2
或TTL输入）
9
