矽映公司
AC规格
（续）
正常工作条件下，除非另有规定。
的SiI 161
A
SII
-DS-0009-D
符号
R
CIP
F
CIP
R
CIP
F
CIP
R
CIH
参数
ODCK周期时间
1
ODCK频率
1
ODCK周期时间
1
ODCK频率
1
ODCK高时间
4
（ 165MHz的， 1个像素/时钟
条件
(1-pixel/clock)
(1-pixel/clock)
(2-pixels/clock)
(2-pixels/clock)
PIXS = 0）的
C
L
= 10pF的;
ST = 1
C
L
= 5pF的;
ST = 0
C
L
= 10pF的;
ST = 1
C
L
= 5pF的;
ST = 0
民
6.06
25
12.1
12.5
1.7
1.3
2.0
1.4
典型值
最大
40
165
80
82.5
单位
ns
兆赫
ns
兆赫
ns
ns
ns
ns
R
CIL
ODCK低电平时间
4
（ 165MHz的， 1个像素/时钟， PIXS = 0）的
T
PDL
T
HSC
T
FSC
T
ST
注意事项：
1
2
3
4
5
延迟从PD低到高阻抗输出
1
链接无效（ DE无效）到SCDT低
1
链接无效（ Tx功率向下） SCDT低
5
链接启用（ DE活动） ，以SCDT高
1
ODCK高连数据输出
1
10
100
25
0.25
250
40
ns
ms
ms
DE
边缘
R
CIP
通过设计保证。
抖动定义为每DVI 1.0规格， 4.6节
抖动规格。
抖动时钟恢复单元以每DVI 1.0规格， 4.7节
电气测量程序。
输出时钟的占空比是独立的差分输入时钟的占空比和IDCK占空比。
当发射器被断电测量（见的SiI / AN -0005 “的PanelLink
基本设计/应用指南“
第2.4节） 。
建立和保持时序数据速率超过165 MHz的等：
如上图所示的是最小建立时间和保持基于165 MHz的最大数据速率计时。
估算的建立和保持时间更慢的数据速率（对于不同的分辨率或每时钟模式2的像素） ，
下列公式可用于：
时间（在新的频率） =时间（ 165兆赫） + （时钟周期，在新的频率 - 时钟周期为165兆赫） / 2
对于高强度输出（ST = 1）用10 pf的负载的情况下，与使用标准ODCK （ ODCK_INV = 0 ），则
下表显示了最小的建立时间和保持时间等速度如下：
数据速率（兆赫）
165
112
82.5
56
时钟（ NS ）设置（ NS ）保持（ NS ）
6.06
0.70
3.80
8.93
2.13
5.23
12.12
3.73
6.83
17.86
6.60
9.70
UXGA
SXGA
UXGA
SXGA
1像素/时钟
1像素/时钟
2像素/时钟
2像素/时钟
矽映公司
6
如有更改，恕不另行通知
