数据表
引脚说明（续）
名字
TMS
TCK
TDI
TDO
MT90869
包
坐标
D12
A14
B13
C13
描述
测试模式选择（ 5V容限带内部上拉） 。
控制JTAG信号
TAP控制器的状态转换。
测试时钟（ 5V容限） 。
提供时钟的JTAG测试逻辑。
测试串行数据输入（ 5V容限带内部上拉） 。
JTAG串行测试
指令和数据都在这个引脚移入。
测试串行数据输出（ 5V容限三态输出） 。
JTAG串行数据是
在输出该引脚在TCK的下降沿。该引脚变为高阻抗举行
当JTAG未启用状态。
测试复位（ 5V容限带内部上拉）
异步初始化
JTAG TAP控制器的测试逻辑复位状态。要在加电进行低脉冲
弥补JTAG测试。该引脚必须保持为低电平的正常功能操作
该设备。
器件复位（ 5V容限带内部上拉） 。
该输入（低电平有效）
异步适用复位和同步地释放复位到设备。在
复位状态，输出LSTo0 - 31和BSTo0 - 50被设置为高或高
根据LORS和BORS外部控制引脚的阻抗状态，
分别。它清除设备寄存器和内部计数器。该引脚必须保持
低超过2个周期的输入时钟C8i用于复位被调用。
本地串行输入流为0 31 （ 5V容限带内部上拉下来） 。
这些引脚接受在一个数据速率的串行TDM数据流： -
16.384 MB /秒（与256个频道） ，
8.192 Mb / s的（含128个频道） ，
4.096 Mb / s的（ 64个频道） ，或
2.048Mb /秒（带32个频道） 。
的数据速率被独立地编程为每个输入流。
TRST
B14
RESET
C12
LSTi0-31
L18 ， L19 ， L20 ， M17 ，
M18,
M19 ， M20 ， N18 ，
N19 ， N20 ， P17 ， P19 ，
P20中， R18，R19 ，R20，
T18 ， T19 ， T20 ， U18 ，
U19 ， U20 ， V17 ， V18 ，
V19 ， V20 ， W18 ，
W19 ， Y20 ， Y17 ， Y18 ，
Y19
W13
C16o
C16o输出时钟（三态输出） 。
一个16.384MHz的时钟输出。时钟
下降沿或上升沿与本地帧边界对齐，这是
通过控制寄存器中的COPOL位控制。
C8o输出时钟（三态输出） 。
一个8.192MHz的时钟输出。时钟
下降沿或上升沿与本地帧边界对齐，这是
通过控制寄存器中的COPOL位控制。
帧脉冲输出（三态输出） 。
帧脉冲输出是活动的61ns
在帧边界。帧脉冲，以8KHz的速率运行，将是相同的
格式（ ST-总线或GCI -BUS ），为输入帧脉冲（ FP8i ） 。
帧脉冲输出（三态输出） 。
帧脉冲输出是活动的
122ns在帧边界。帧脉冲，在8KHz的速率运行，将是
相同的样式（ST -BUS和GCI- BUS）作为输入帧脉冲（ FP8i ） 。
本地串行输出流为0 31 （可承受5V三态输出） 。
这些
引脚输出串行TDM数据流的一个数据速率的： -
16.384 MB /秒（与256个频道） ，
8.192 Mb / s的（含128个频道） ，
4.096 Mb / s的（ 64个频道） ，或
2.048Mb /秒（带32个频道） 。
的数据速率被独立地编程为每个输出流。
指所描述
LORS
和
ODE
引脚输出高电平的控制或
高阻抗状态。
C8o
V13
FP16o
W14
FP8o
V14
LSTo0 - 31
A17 ， A18 ， A19 ， B18 ，
B19 ， B20 ， C18 ， C19 ，
C20 ， D18 ， D19 ， D20 ，
E17, E18, E19, E20,
F18 ， F19 ， F20 ， G17 ，
G18, G19, G20,
H18 ， H19 ， H20 ， J17 ，
J18 ， J19 ， J20 ， K17 ，
K18
卓联半导体公司
7
