数据表
背板数据时序
特征
1
背板输入数据采样点
MT90869
符号
t
BIDS32
t
BIDS16
t
BIDS8
t
BIDS4
t
BIDS2
t
BSIS32
t
BSIS16
t
BSIS8
t
BSIS4
t
BSIS2
t
BSIH32
t
BSIH16
t
BSIH8
t
BSIH4
t
BSIH2
t
BSOD32
t
BSOD16
t
BSOD8
t
BSOD4
t
BSOD2
民
18
41
87
178
361
2.1
2.1
2.1
2.1
2.1
3
3
3
3
3
0
0
0
0
0
典型值
23
46
92
183
366
最大
28
51
97
188
371
单位
ns
笔记
零
抵消。
2
背板串行输入建立时间
ns
3
背板串行输入保持时间
ns
4
背板串行输出延迟
10.5
10.5
10.5
10.5
10.5
ns
C
L
=50pF
FP8i
C8i
CK_int *
t
BIDS8
t
BSIS8
t
BSIH8
BSTi0 - 31
8.192Mb/s
1
0
7
6
5
4
3
2
1
t
BSOD8
BSTo0 - 31
8.192Mb/s
Bit1
Ch127
Bit0
Ch127
Bit7
Ch0
Bit6
Ch0
Bit5
Ch0
Bit4
Ch0
Bit3
Ch0
Bit2
Ch0
Bit1
Ch0
t
BIDS4
t
BSIS4
t
BSIH4
BSTi0 - 31
4.096Mb/s
Bit0
Ch63
Bit7
Ch0
Bit6
Ch0
Bit5
Ch0
Bit4
Ch0
t
BSOD4
BSTo0 - 31
4.096Mb/s
Bit0
Ch63
Bit7
Ch0
Bit6
Ch0
Bit5
Ch0
Bit4
Ch0
t
BIDS2
t
BSIS2
t
BSIH2
Bit7
Ch0
Bit6
Ch0
BSTi0 - 31
2.048Mb/s
BSTo0 - 31
2.048Mb/s
Bit0
Ch31
Bit0
Ch31
t
BSOD2
Bit7
Ch0
Bit6
Ch0
* CK_int是131.072MHz的内部时钟信号
图22 - ST -BUS总线背板数据时序图（8MB / S， 4MB / S， 2MB / S）
卓联半导体公司
67
