MT90869
5.0
数据时延通过交换路径
数据表
对于所有的数据速率，所接收到的串行数据转换为并行格式和顺序存储在数据存储器中。
每个数据存储单元对应于一个输入数据流和信道号。提供恒定的延迟和
保持架的完整性， MT90869利用四页的数据存储器。连续帧都写在转
的存储器中的每个页面。读出被控制，以允许在帧N + 3读取写在帧N中的信道数据。
三个帧的恒定延迟施加到无关的数据速率或信道号的所有交换路径。看
图16 ，恒开关延时：不同的流率和路由的实例。
FP8o
帧n
帧N + 1和N + 2
帧n + 3
帧N + 4
例如显示背板与背板之间的切换
BSTi0
CH 3 CH 2 CH 2 CH 2
1
(16Mb/s)
254 255 0
BSTo1
CH 3 CH 2 CH 2 CH 2
1
(16Mb/s)
254 255 0
CH CH
254 255
CH
0
CH
1
CH CH
254 255
CH
0
CH
1
CH CH
254 255
CH
0
CH
1
CH CH
254 255
CH
0
CH
1
例如显示背板本地交换
BSTi0
(8Mb/s)
LSTo1
(8Mb/s)
CH
127
CH
0
CH
127
CH
0
CH
127
CH
0
CH
127
CH
0
CH
127
CH
0
CH
127
CH
0
示例显示本地与背板之间的切换
LSTi0
(8Mb/s)
BSTo1
(4Mb/s)
CH
127
CH
0
CH
127
CH
0
CH
127
CH
0
CH
63
CH
0
CH
63
CH
0
CH
63
CH
0
示例显示本地本地交换
LSTi0
(8Mb/s)
LSTo1
(2Mb/s)
CH
127
CH
0
CH
127
CH
0
CH
127
CH
0
CH
31
CH
0
CH
31
CH
0
CH
31
CH
0
举例说明32MB / S模式，背板本地交换
0
BSTi0
C C C C C C C C
(32Mb/s)
H H H H H H H H
LSTo1
CH 3 CH 2 CH 2 CH 2
1
(16Mb/s)
254 255 0
511
C C C C
H H H H
C C C C
H H H H
C C C C C C C C
H H H H H H H H
CH CH
254 255
CH
0
CH
1
CH CH
254 255
CH
0
CH
1
图16 - 恒定开关延时：不同的流率和路由实例
30
卓联半导体公司
