ML2724
针
信号
名字
I / O
功能
图
串行总线信号
4
EN
我（CMOS）
控制总线启用。使能引脚为
三线串行控制总线，用于设置
操作频率和可编程
选项。控制寄存器加载
上一个低到高的信号的过渡。
串行控制总线上的数据将被忽略时，
此信号为高。这是一个CMOS输入，
和阈值参考
VDD和VSS 。
串行控制总线数据。 16位的字，
其中包括编程数据和
一个控制的2位地址，寄存器。这
是CMOS输入，并且阈值是
引用到VDD和VSS 。
串行控制总线的数据在时钟上
上升沿时， EN为低。这是一个
CMOS输入;所述阈值是
引用到VDD和VSS 。
VDD
31
EN
4
5.5k
资料5
CLK
6
8
VSS
1.7p
5
数据
我（CMOS）
6
CLK
我（CMOS）
功能说明
该ML2724是一款完全集成的1.5Mbps的频移键控（ FSK）收发器，工作在无牌
2.4GHz的ISM频段。该设备已经过优化，数字无绳电话应用程序，包括所有
频率产生，接收和发送功能为1.5Mbps的原始数据速率。这种高数据速率允许
数据传播，如直接序列扩频（ DSSS ）调制技术，从而提高了范围。该ML2724
接收器体系结构是一种双重转换低中频，它具有所有的灵敏度和选择性的优点
传统的超外差接收器，无需昂贵的，体积较大的外部过滤器。
AOUT
RXI
2.4 GHz的
接收输入
QUADRATURE
Downmixers
F
to
V
DOUT
接收数据
OUT
RSSI
测试多路复用器
滤波器
校准
RSSI
DIVIDE
2
QUADRATURE
分频器
发送
混频器
TXO / TXOB
2.4 GHz的
产量
双端口
调制器
模式
控制
TPC
的Paon
RXON
XCEn
并行
控制线
2
DIN
传输数据
控制
注册
数据
串行
CLK控制总线
EN
FREF
频率
参考
1.6 GHz的
VCO
带隙
PLL
分频器
P.D.
REF 。
分频器
VTUNE
QPO
PLL环路
滤波器
图2 ： ML2724内部框图
DS2724-F-01
最后的数据表
2003年4月
12
