位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第445页 > EP2S180F1508I4 > EP2S180F1508I4 PDF资料 > EP2S180F1508I4 PDF资料1第232页
JTAG时序规格
表5-100 。 DQS相位延迟补偿每级
速度等级
-3
-4
-5
注释
表5-100 ：
(1)
(2)
(3)
注意事项（1 ） ， （ 2 ） ， （ 3 ）
最大
14
14
15
民
9
9
9
单位
ps
ps
ps
的延迟设置为线性。
偏移相位的有效设置是-64至+63的频率模式0和-32
31为频率模式1，2，和3 。
典型的值等于最大值和最小值的平均值。
表5-101 。 DDIO输出半周期抖动
名字
t
ü牛逼 A L F I T T E
(1)
(2)
注意事项（1 ） ， （ 2 ）
最大
200
描述
半周期抖动（ PLL驾驶DDIO输出）
单位
ps
注释
表5-101 ：
最坏情况下的半周期等于减去由DCD中的理想的半周期
半周期抖动值。
使用PLL驱动DDIO输出的半周期抖动为特征。
JTAG时序
特定网络阳离子
图5-10
示出了用于JTAG信号的时序要求。
图5-10 。的Stratix II JTAG波形
TMS
TDI
t
JCP
t
JCH
TCK
t
JPZX
TDO
t
JPCO
t
JPXZ
t
JCL
t
JPSU
t
JPH
5–96
的Stratix II器件手册，卷1
Altera公司。
2011年4月
