AD7865
定时和控制
读取转换顺序每次转换之间
图7示出所需的定时和控制顺序
获得来自AD7865的最佳吞吐量速率。对
获得来自AD7865的用户必须在最佳吞吐量
读取每个转换的结果，因为它成为可用。该
在图7的时序图，每次显示的读操作
EOC
信号变为逻辑低。在图7的时序示出了一
在所有四条模拟通道转换（ SL1至SL4 = 1，看
选择转换序列） ，因此有四种
EOC
脉冲和四个读操作来访问每一个的结果
这四个转换。
A转换上的上升沿启动
CONVST 。
这
所有四个曲目/同时持有到保持地方。新数据
从该转化序列是可用的第一信道
选择（A
IN1
) 2.4
s
后来。在以后每次转换
通道建成后，在2.4
s
间隔。每个CON-年底
版本是由的下降沿指示
EOC
信号。该
BUSY输出信号指示转换结束所有
选择的信道（在这里为四个） 。
数据被从部分经由与一个14位的并行数据总线读
标准
CS
和
RD
信号。该
CS
和
RD
输入是跨
应受门控的，以使转换结果放到数据总线上。
数据线DB0到DB13离开自己的高阻抗状态
当两个
CS
和
RD
是逻辑低。因此，
CS
可能是
永久捆绑逻辑低，并且
RD
信号用于访问
转换结果。由于每个转换结果被锁存到其
同时输出数据寄存器
EOC
进入逻辑低一
另一种选择是将绑
EOC
和
RD
引脚连接在一起
同
CS
捆绑逻辑低和使用的上升沿
EOC
锁存
转换结果。虽然AD7865具有一些特殊的
功能，允许在转换过程中读取（例如，一个另行
速率供给的输出数据驱动器，V
DRIVE
） ，以获得最佳
性能，建议在读操作是
t
1
CONVST
忙
完成时
EOC
是逻辑低时，即，在开始之前
下一次转换。虽然图7示出了在读操作
在发生
EOC
脉冲，一个读操作可以采取
放置在任何时间。图7示出了一个所谓的定时规范
“安静时间”。这是一个应该留的时间量
在读取操作之后和之前的下一个转换是initi-
ated 。安静的时间在很大程度上取决于数据的总线电容
但50 ns至150 ns的数字是典型的。
信号标记FRSTDATA （第一个字）指示
该指针的输出数据寄存器相关联的用户
TER值是指向由逻辑去高第一个转换结果。
指针被复位为指向所述第一数据位置（即第一
转换结果，在第一次转换结束之前） ，以
EOC
变低。的指针递增，以指向下一
寄存器（下一个转换结果）由上升沿
RD
才
该转换结果可用。如果读发生之前
下一个转换结束（见图7 ），则
指针递增，在该转换时，所述的端部
EOC
脉冲变低。因此， FRSTDATA在图7中可以看出，以
刚经过所述第二去低
EOC
脉搏。反复读
在转换过程中的操作将继续访问数据
在当前的指针位置，直到指针递增
在该转换结束。注： FRSTDATA有indeter-
经过初始上电minate逻辑状态。这意味着，对于
上电后第一次转换序列中， FRSTDATA
逻辑输出可能已经是逻辑高电平的第一个月底前
转换。这个条件由虚线指示的
图7.另外， FRSTDATA逻辑输出可能已经
高上一读序列的结果就是这种情况后，
第四读取如图7次读取（上升边缘
路）
复位指针的第一数据位置。那里，但是，
FRSTDATA已经很高时，下一次转换序列
被启动。
t
ACQ
t
忙
安静
时间
t
2
t
CONV
t
9
t
11
t
CONV
EOC
t
10
FRSTDATA
t
12
RD
t
3
CS
t
4
t
5
t
6
t
7
V
IN2
V
IN3
V
IN4
数据
100ns
H / S
SEL
100ns
SL1–SL4
V
IN1
图7.时序图读时转换
–12–
版本B
