位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1064页 > ADS1243IPWRG4 > ADS1243IPWRG4 PDF资料 > ADS1243IPWRG4 PDF资料3第14页
过电流损耗。如果该引脚被配置为
在DIR寄存器输出，那么对应的DIO
寄存器位值决定了输出引脚的状态
（ 0 = GND ， 1 = V
DD
).
它仍然有可能在引脚进行A / D转换
配置为数据的I / O 。这可能是作为一种测试模式是有用的，
其中，数据I / O引脚被驱动和A / D转换
完成引脚上。
数据输入（D
IN
）和数据输出（D
OUT
)
的数据输入（D
IN
）和数据输出（D
OUT
）接收和发送
从ADS1242和ADS1243数据。
OUT
高阻抗
ANCE在不使用时，以允许
IN
和D
OUT
要连接
在一起，并通过一双向总线驱动。注：读
数据连拍模式（ RDATAC ）命令不应该
发行当D
IN
和D
OUT
被连接。而在RDATAC
模式，D
IN
查找STOPC或者RESET命令。如果
任一这些8位字节的出现D上
OUT
（这是CON-
已连接到D
IN
），则RDATAC模式结束。
IOCON
DIR
数据就绪（
DRDY ）
针
该
DRDY
线被用作状态信号来指示何时
数据准备好被从内部数据寄存器中读出。
DRDY
变低时，一个新的数据字是在可用
DOR寄存器。这是复位HIGH的时候，从一个读操作
数据寄存器完成。它也变高之前
输出寄存器的更新，以指示何时不读取
从设备，以确保数据读取的不试图
当寄存器被更新。
的状态
DRDY
也可以通过询问位获得
在ACR寄存器（地址2
H
） 。该串行接口可
通过捆绑的工作在3线模式
CS
输入低电平。在这
情况下， SCLK ，D
IN
和D
OUT
行用于通信
美食与ADS1242和ADS1243 。该方案是
适合用于连接微控制器。如果
CS
是必须的
作为解码信号，它可以从一个端口产生
微控制器。
DIO写
A
IN
X / DX
为了模拟多路复用器
DIO阅读
图7.模拟/数据接口引脚。
串行外设接口
串行外设接口（SPI）允许控制器
与ADS1242和ADS1243同步传送。
该ADS1242和ADS1243工作在从-only模式。
串行接口是一个标准的四线SPI （CS ，SCLK
D
IN
和D
OUT
）接口。
片选（
CS
)
芯片选择（ CS）输入必须在外部断言
之前与ADS1242或ADS1243通信。
CS
必须保持低位通信的持续时间。
每当
CS
变为高电平时，串行接口被复位。
CS
可以是硬连接的低电压。
DSYNC操作
同步可以通过DSYNC来实现
命令。当DSYNC命令被发送时，数字
过滤器被复位的DSYNC的最后一个SCLK的边缘
命令。该调制器保持复位，直到下一个
检测SCLK的边缘。同步发生在
系统时钟的第一个SCLK后的下一个上升沿
继DSYNC命令。
串行时钟（ SCLK）
串行时钟（ SCLK ）配有施密特触发输入
并用于时钟
IN
和D
OUT
数据。确保有
一个干净的SCLK ，以防止意外双转移的
数据。如果SCLK是不是三中切换
DRDY
脉冲，该
串行接口复位在下一个SCLK的脉冲，并启动
新的通信周期。在SCLK复位的特殊模式
整个芯片;看到额外信息的RESET节
化。
POWER- UP电源电压上升速率
上电复位电路被设计成容纳
数字供电升温速率为1V / 10ms的慢。为了确保
正常运行时，电源应急剧monotoni-
美云。
14
ADS1242 ， 1243
www.ti.com
SBAS235H
