例如，如果使用PGA = 64 ，首先设置PGA = 1和问题
SELFGCAL 。之后，设置PGA = 64和问题SELFOCAL 。
用于操作与一个参考电压大于
(V
DD
- 1.5）伏，缓冲器也必须在关闭
增益自校准，以避免超过缓冲器输入
范围内。
系统校准修正内部和外部补偿
和增益误差。在执行系统的校准，所述
适当的信号必须被施加到输入端。该系统
偏移校准命令（ SYSOCAL ）需要一个零投入
差分信号（见表4 ，第18页） 。然后它计算
的偏移抵消的抵消系统。该系统
增益校准命令（ SYSGCAL ）需要一个积极的
满量程输入信号。然后，计算出一个值，撤销
在系统中的增益误差。每个校准需要两个
t
数据
期间完成。系统增益校准是中建议
谁料为在更高的PGA最佳增益校准。
校准应接通电源后进行，在改变
温度，或PGA的一个变化。 RANGE位（ ACR位
2 ）必须在校准期间为零。
校准消除了ODAC的影响;因此，解散
能够在校准过程中的ODAC ，之后再次启用
校准完成。
在完成校准时，对
DRDY
信号变低，
表示校准完成。后的第一个数据
校准应该被丢弃，因为它可以是从腐败
校准数据残留在过滤器。第二数据是
始终有效。
C
1
水晶
X
IN
C
2
X
OUT
图5.晶体连接。
时钟
来源
水晶
水晶
水晶
水晶
频率
2.4576
4.9152
4.9152
4.9152
C
1
0-20pF
0-20pF
0-20pF
0-20pF
C
2
0-20pF
0-20pF
0-20pF
0-20pF
部分
数
ECS ， ECSD 2.45 - 32
ECS ，中欧法学院4.91
ECS ， ECSD 4.91
CTS ， MP 042 4M9182
表II 。推荐晶体。
数字滤波器
该ADS1242和ADS1243有一个1279抽头的线性相位
有限脉冲响应（FIR ）数字滤波器，一个用户可以
配置于不同的输出数据速率。当一个2.4576MHz
晶体的情况下，该设备可被编程为输出
15Hz的， 7.5Hz ，或者3.75Hz的数据速率。在这些条件下
数字滤波器抑制50Hz和60Hz的干扰。身材
图6示出用于数据输出的数字滤波器的频率响应
15Hz的， 7.5Hz和3.75Hz率。
如果不同的数据输出速率是期望的，不同的晶体
频率都可以使用。然而，抑制频率
相应地改变。例如，具有的3.6864MHz主时钟
默认的报考条件有：
（的3.6864MHz / 2.4576MHz ） 15Hz的= 22.5Hz数据输出速率
和所述第一和第二凹口是：
1.5 （ 50Hz和60Hz ） = 75赫兹和为90Hz
外部参考电压
该ADS1242和ADS1243需要一个外部电压
参考。选择的参考电压值
通过ACR寄存器进行。
与外部参考电压差是表象
sented通过引脚之间的电压差： + V
REF
和-V
REF
。绝对电压任一引脚上， + V
REF
or
–V
REF ，
范围可以从GND到V
DD
。然而，以下
限制：
对于V
DD
= 5.0V和RANGE = 0到ACR ，差动
V
REF
不得超过2.5V 。
对于V
DD
= 5.0V和RANGE = 1时，在ACR中，差分
V
REF
必须不超过5V 。
对于V
DD
= 3.0V和RANGE = 0到ACR ，差动
V
REF
不得超过1.25V 。
对于V
DD
= 3.0V和RANGE = 1时，在ACR中，差分
V
REF
不得超过2.5V 。
数据I / O接口
该ADS1242有四个引脚与ADS1243具有8引脚
该服务于双重目的，既模拟输入和数据
I / O 。这些引脚通过IOCON ， DIR配置和
DIO寄存器，可以单独配置为
模拟量输入和数据I / O 。参见图7 （第14页）为
模拟/数据I / O引脚的等效电路图。
在IOCON寄存器定义了引脚是模拟输入
或数据I / O 。该电状态是一个模拟输入。如果销
被配置为在IOCON寄存器的模拟输入端，所述
DIR和DIO寄存器对引脚的状态没有影响。
如果引脚配置为数据I / O在IOCON寄存器，
然后DIR和DIO用于控制所述针的状态。
在DIR寄存器控制数据引脚的方向，无论是
作为输入或输出。如果引脚配置为输入
在DIR寄存器，那么相应的DIO寄存器位
反映引脚的状态。确保引脚被驱动到一个
逻辑1或零当配置为输入，以防止
时钟发生器
时钟源的ADS1242和ADS1243可
从晶体，振荡器或外部时钟提供。当
时钟源是晶体，外部电容必须提供
以确保启动和稳定的时钟频率。这示于
两图5和表II中。 X
OUT
只能用于外用
晶体和它不应该被用作外部时钟驱动器
电路。
12
ADS1242 ， 1243
www.ti.com
SBAS235H
