AD7622
针
号
14
助记符
D5
INVSYNC或
TYPE
1
DI / O
描述
当SER / PAR =低，此输出用作并行端口数据输出总线的5 。
当SER / PAR =高，反转同步选择。在串行主机模式（ EXT / INT =低电平） ，此输入用于
选择的同步信号的活动状态。
INVSYNC时为低电平时，SYNC为高电平有效。
当INVSYNC =高， SYNC为低电平有效。
当SER / PAR =低，此输出用作并行端口数据输出总线的6 。
当SER / PAR =高，转化SCLK选择。在所有串行模式，这个输入是用来
反转SCLK信号。
当SER / PAR =低，此输出用作并行端口数据输出总线的7 。
当SER / PAR =高电平，转换过程中读取。当使用串行主模式（ EXT / INT =低电平） ，
RDC用于选择读模式。
当RDC =高，前一次转换的结果是转换过程中对SDOUT输出
的变化SCLK周期（请参见主串行接口部分） 。
当RDC =低（转换后读取） ，目前的结果可能是对SDOUT只有当输出
转换完成。
当SER / PAR =低，串行数据。当使用串行从模式（ EXT / INT =高电平） ， SDIN可能
作为数据输入到菊花链由两个或多个ADC的转换结果到一个单一的
SDOUT线。上SDIN的数字数据电平输出上SDOUT与16个SCLK周期之后的延迟
读出顺序的开始。如果不使用，连接到OVDD或OGND 。
输入/输出接口数字电源地。
输入/输出接口数字电源。名义上在同一电源的供给
主机接口（2.5V或3V） 。
数字电源。名义上为2.5 V.
数字电源地。
当SER / PAR =低，此输出用作并行端口数据输出总线的8 。
当SER / PAR =高电平，串行数据输出。在串行模式下，此引脚用作串行数据输出
同步到SCLK 。转换结果存储在一个片上的寄存器。该AD7622提供
转换结果， MSB首先，从它的内部移位寄存器。数据格式由逻辑确定
OB / 2C的水平。
在主控模式下， EXT / INT =低， SDOUT在SCLK的两边有效。
在从模式下， EXT / INT =高：
当INVSCLK =低， SDOUT更新在SCLK的上升沿和下一个下降沿有效。
2
当INVSCLK =高， SDOUT更新在SCLK下降沿的下一个上升沿有效。
2
当SER / PAR =低，此输出用作并行端口数据输出总线的9 。
当SER / PAR =高电平，串行时钟。在所有串行模式下，此引脚用作串行
数据时钟输入或输出，取决于EXT / INT引脚的逻辑状态。活动边沿
其中数据SDOUT更新，依赖于INVSCLK引脚的逻辑状态。
当SER / PAR =低，此输出用作并行端口数据输出总线的10 。
当SER / PAR =高，帧同步。在串行主机模式（ EXT / INT =低电平） ，
这个输出被用作用于与内部数据时钟使用一个数字输出帧同步。
当读取序列和启动INVSYNC =低， SYNC驱动为高电平并保持高
而SDOUT输出是有效的。
当读取序列和启动INVSYNC =高， SYNC驱动为低电平，并保持低电平
而SDOUT输出是有效的。
当SER / PAR =低，此输出用作并行端口数据输出总线的11 。
当SER / PAR =高，读取错误。在串行从模式（ EXT / INT =高电平） ，这个输出
作为一个不完整的读误差标志。如果一个数据读出开始和未完成时
电流转换完成时，当前的数据将丢失， RDERROR变为高电平。
位12位并行端口数据输出总线的15 。这些引脚始终输出，无论
的接口模式。
忙碌的输出。高转换时，转换开始，并保持高电平，直到转换
完成，并且数据被锁存到芯片上的移位寄存器。 BUSY的下降沿可以
用作数据就绪时钟信号。
数字电源地。
第0版|第9页的28
15
D6
或INVSCLK
D7
或RDC
DI / O
16
DI / O
或SDIN
17
18
19
20
21
OGND
OVDD
DVDD
DGND
D8
或SDOUT
P
P
P
P
DO
22
D9
或者SCLK
DI / O
23
D10
或同步
DO
24
D11
或RDERROR
DO
25
28
29
D[12:15]
忙
DO
DO
30
DGND
P
