位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第307页 > EVAL-CONTROLBRD24 > EVAL-CONTROLBRD24 PDF资料 > EVAL-CONTROLBRD24 PDF资料7第5页
AD7843
参数
电源要求
V
CC
（指定的性能）
I
CC5
正常模式（F
样品
= 125 kSPS时）
正常模式（F
样品
= 12.5 kSPS时）
正常模式（静态）
关断模式（静态）
功耗
5
正常模式（F
样品
= 125 kSPS时）
关闭
AD7843A
1
2.7/3.6
380
170
150
1
1.368
3.6
单位
V最小/最大
μA（最大值）
μA （典型值）
μA （典型值）
μA（最大值）
毫瓦MAX
μW最大
测试条件/评论
功能从2.2 V至5.25 V
数字I / PS = 0 V或V
CC
V
CC
= 3.6 V ， 240 μA （典型值）
V
CC
= 2.7 V，F
DCLK
= 200千赫
V
CC
= 3.6 V
V
CC
= 3.6 V
V
CC
= 3.6 V
1
2
温度范围如下：A版本： -40 ° C至+ 85°C 。
参见术语部分。
3
通过设计保证。
4
样品测试@ 25°C ，以确保合规性。
5
查看电源与吞吐率部分。
时序特定网络阳离子
T
A
= T
民
给T
最大
中，除非另有说明; V
CC
= 2.7 V至3.6 V ，V
REF
= 2.5 V.
表2.时序规范
1
参数
f
DCLK2
t
ACQ
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8
t
93
t
10
t
11
t
124
在T限制
民
, T
最大
10
2
1.5
10
60
60
200
200
60
10
10
200
0
200
200
单位
千赫分钟
兆赫最大
微秒分钟
ns（最小值）
ns（最大值）
ns（最大值）
ns（最小值）
ns（最小值）
ns（最大值）
ns（最小值）
ns（最小值）
ns（最大值）
ns（最小值）
ns（最大值）
ns（最大值）
描述
采集时间
CS下降沿到第一个DCLK的上升沿
CS下降沿到闹三态禁用
CS下降沿到DOUT三态禁用
DCLK高脉冲宽度
DCLK的低脉冲宽度
DCLK下降沿到BUSY上升沿
数据建立时间之前DCLK的上升沿
数据有效到DCLK保持时间
后DCLK下降沿数据访问时间
CS上升沿DCLK忽略
CS上升沿到BUSY高阻抗
CS上升沿到DOUT高阻
1
2
在25℃下的样品进行测试，以确保遵守。所有输入信号均指定tR = tF = 5 ns的10％的规定（ 90 ％V的
CC
）和从1.6V的电压电平被设定时间
马克/空间比SCLK输入是40/60至60/40 。
3
测量与负载电路在图2中，并定义为所需的输出时间跨越为0.4V或2.0V。
4
t
12
从采取的数据输出改变0.5伏，测得的时间得出时与所述电路装在图2中所测得的数，然后外推
背面去除的充电或放电的50 pF电容的影响。这意味着该时间t
12
在时序特性所是真正的总线释放
的部分和的时间是独立的总线负载的。
200A
I
OL
TO
产量
针
1.6V
C
L
50pF
02144-B-002
200A
I
OH
图2.负载电路的数字输出时序规范
版本B |第20页4
