位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第408页 > AD9219ABCPZ-65 > AD9219ABCPZ-65 PDF资料 > AD9219ABCPZ-65 PDF资料1第38页
AD9219
默认操作与跳线选择
设置
以下是默认和可选设置的列表或
模式允许对AD9219 A版评估板。
电源：连接的是开关电源
一个额定电压为100伏交流电的评估套件中提供
在47 Hz至63 Hz的P503和240 V AC电源插座。
AIN ：评估板设置了一个变压
以一个最佳的50 Ω阻抗耦合的模拟输入
200 MHz带宽的匹配（参见图72）。欲了解更多
的带宽响应，所述差分电容
模拟输入可以改变或删除。常见
的模拟输入模式从中心抽头开发
变压器或AVDD_DUT / 2 。
0
–2
–4
振幅（ dBFS的）
数据表
甲差分LVPECL时钟也可以用于时钟
使用ADC的输入
AD9515
（ U202 ） 。填充R225
和R227 0 Ω电阻和删除R217和R218到
断开的默认时钟路径输入。此外，填充
C207和C208使用0.1 μF电容和删除C210
和C211断开默认时钟路径输出。该
AD9515具有被设置为一个多销strappable选项
操作的默认模式。请参考AD9515数据手册
关于这些和其他选项的更多信息。
此外，一个板上振荡器可在OSC201
并且可以作为主时钟源。设置快捷
并涉及了0 Ω电阻和设定安装R212
使能跳线（ J205 ）的位置上。如果用户的意愿
采用不同的振荡器，两个振荡足迹选项
可用（ OSC201 ）检查ADC性能。
-3dB截止频率= 200MHz的
PDWN ：为了使掉电功能，短J201到
AVDD上的PDWN引脚。
SCLK / DTP ：为了使两个数字测试模式之一
在ADC的数字输出，使用J204 。如果J204是联系在一起
AVDD在器件上电，测试模式10 0000 0000
启用。详细信息请参见SCLK / DTP引脚部分。
SDIO / ODM ：要启用低功耗，减少信号选项
（类似于在IEEE 1595.3减小链接范围的LVDS输出
标准型） ，使用J203 。如果J203是连接到AVDD设备中
电时，它使LVDS输出在低功率，
从默认的ANSI -644标准减少信号选项。
此选项更改信号摆幅为350 mV峰到
200 mV峰峰值，降低DRVDD电源的功率。看
在SDIO /详细信息ODM引脚部分。
公务员事务局：为使对SPI的信息处理
SDIO和SCLK引脚，配合J202低中始终启用
模式。要忽略SDIO和SCLK信息，配合J202
到AVDD 。
非SPI模式：对于谁愿意来操作DUT用户
不使用SPI ，删除跳线J302 ， J303 ， J304和。
这断开CSB ， SCLK / DTP和SDIO / ODM引脚
从控制总线，允许在DUT中操作其
最简单的模式。每个引脚都有内部端接
并会浮到其相应的电平。
D + X，D - X ：如果另一种数据采集方法的建立
在图73所示的情况下，可选的接收器终端，
R 206至R 211 ，可以被旁边的高速安装后台
平面连接器。
–6
–8
–10
–12
05726-085
–14
–16
0
50
100
150
200
250
300
350
400
450
500
频率（MHz）
图72.评估板全功率带宽
VREF ： VREF是通过把SENSE引脚设置为1.0 V
地面上， R237 。这将导致ADC在2.0 V P-P操作
满量程范围。使用单独的外部参考选项
该
ADR510
也被包括在评估
板。
填充R231和R235和C214删除。正确使用
的VREF选项指出在参考电压
部分。
RBIAS ： RBIAS为10千欧（ R201 ）默认设置
地面和用于设置ADC内核偏置电流。
CLOCK ：默认的时钟输入电路由一个派生
使用高带宽，简单的变压器耦合电路
1：1的阻抗比变压器（ T201 ） ，增加了一个非常
抖动的低量的时钟路径。时钟输入
50 Ω端接和交流耦合，用以处理单端
正弦波类型的输入。变压器转换
单端输入到差分信号被限幅
在进入ADC时钟输入。
修订版E |第38页56
