位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第65页 > TMX320C6412GDK > TMX320C6412GDK PDF资料 > TMX320C6412GDK PDF资料3第19页
CPU （ DSP内核）的说明
1.5
CPU （ DSP内核）的说明
CPU获取VelociTI先进的超长指令字（的VLIW ） （ 256位宽），以提供高达
8个32位指令， 8个功能单元中的每一个时钟周期。该VelociTI VLIW架构
功能由八个单位没有与指令提供，如果他们还没有准备好控制
执行。每一个32位指令的第1位决定的下一个指令属于同一个执行
包作为先前指令，或者是否它应该在接下来的时钟作为下一个的一部分被执行
执行数据包。获取的包总是256位宽;然而，在执行包的大小而有所不同。该
可变长度的执行包是一个关键的节省内存的功能，与其他区分的C64x处理器
VLIW架构。该C64x VelociTI.2扩展添加增强功能TMS320C62x DSP
VelociTI架构。这些增强功能包括：
寄存器文件增强功能
数据路径扩展
4个8位和双16位扩展数据流增强
其他功能单元的硬件
该指令集的正交性增加
减少代码量，提高灵活性登记的其他说明
该CPU拥有两套功能单元。每组包含四个单元和一个寄存器文件。一组包含
功能单元.L1 ， .S1 ， .M1和.D1 ;另一组包含单位.D2 ， .M2 ， .S2和.L2 。这两个寄存器
文件各包含32个32位寄存器，共64个通用寄存器。除了支持在
包装的16位和32位/ 40位定点数据类型的C62x VelociTI VLIW架构找到了，
C64x寄存器文件还支持压缩的8位数据和64位定点数据类型。两套官能
单元，以及两个寄存器堆，构成侧面A和CPU的B〔见的功能块和CPU （DSP
芯）图，图1-4] 。这四个功能单元上的CPU的每一侧可自由分享32
寄存器属于该侧。此外，每边设有一个“数据交叉通道” - 一个单一的数据总线
连接到在另一侧的所有寄存器，通过该两组功能单元可以从访问数据
在相反侧的寄存器文件。在多个时钟的C64x CPU的流水线的数据交叉存取路径
周期。这允许相同的寄存器被用作由多个功能单元中的一个数据交叉路径操作数
同样执行数据包。各职能单位在C64x的CPU可以通过数据交叉路径访问的操作数。
寄存器对CPU的同一侧存取由功能单元作为寄存器文件可以服务于所有的单元
在一个单个时钟周期。在C64x的CPU，一个延迟时钟每当指令试图读取导入
一个通过数据交叉路径寄存器，如果该寄存器在前面的时钟周期进行更新。
除了C62x DSP的定点指令， C64x的DSP包括一个全面的集合
的4个8位和2个16位指令集扩展。这些VelociTI.2扩展允许的C64x CPU
直接在压缩数据进行操作，以简化数据流，并提高指令集效率。这是一个关键
因素视频和成像应用。
C64x的CPU的另一个重要特点是加载/存储体系结构，所有的指令对寄存器进行操作
（相对于数据存储器中） 。两套数据寻址单元（ .D1和.D2 ）负责所有数据
寄存器文件和内存之间的传输。由.D单元驱动的数据地址允许数据
要用于从一个寄存器文件生成的地址加载或存储数据或从其他寄存器文件。
C64x的.D单元可加载和存储的字节（8位） ，半字（16位） ，并与单个字（32位）
指令。并用新的数据路径延伸，在C64x的.D单元可装载和存储双字（64位）
用一条指令。此外，非对齐的加载和存储指令允许.D单元访问
字和双字的任何字节边界。 C64x的CPU支持多种间接寻址模式
使用任一的直链或环状的寻址与5-或15位偏移量。所有的指令都是有条件的，最
可以访问的64个寄存器的任一个。一些寄存器，然而，单挑，以支持特定的
寻址模式或保持对条件指令的条件（如果条件为不自动
“真”）。
TMS320C62x的是德州仪器的商标。
2003年4月 - 修订2010年10月
SPRS219J
19
