位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第307页 > EVAL-CONTROLBRD24 > EVAL-CONTROLBRD24 PDF资料 > EVAL-CONTROLBRD24 PDF资料6第16页
AD7273/AD7274
电路信息
在AD7273 / AD7274是高速，低功耗， 10位/ 12位，
单电源ADC分别。该零件可以被操作
从2.35 V至3.6 V电源。当从任何电源供电
在该范围内的电压时， AD7273 / AD7274能够
当使用48 MHz时钟提供了3 MSPS的吞吐率。
的AD7273 / AD7274向用户提供一个片track-
保持ADC和采用8引线TSOT串行接口
或8引线MSOP封装，为用户提供了相当大
节省空间的优势替代解决方案。串行
时钟输入存取数据的一部分，并提供了时钟
源逐次逼近型ADC 。模拟输入
范围是0到V
REF
。在1.4 V至的范围内的外部基准
V
DD
需要由ADC 。
在AD7273 / AD7274还具有掉电选项来保存
转换之间的电源。掉电功能是
跨越该标准的串行接口实现如上述
操作部分的模式。
当ADC启动转换， SW2打开， SW1动作
到位置B，使所述比较器不平衡
（参见图25） 。控制逻辑和电荷再分配
DAC用于从加减法的固定电荷数量
采样电容，以使比较器恢复到
平衡状态。当比较器重新平衡后，
转换完成。控制逻辑产生ADC
输出代码。图26示出了ADC的传递函数。
收费
再分配
DAC
采样
电容
获得
相
V
DD
/2
AGND
SW2
比较
控制
逻辑
04973-025
V
IN
A
SW1
B
图25. ADC转换阶段
转换器操作
在AD7273 / AD7274是逐次逼近型ADC
基于电荷再分配的DAC 。图24和图25
示出了ADC的简化原理图。图24显示了
在收购阶段，其中， SW2闭合ADC ， SW1是
在位置A ，比较器保持在一个平衡状态，
和采样电容器获取关于V中的信号
IN
.
收费
再分配
DAC
采样
电容
获得
相
V
DD
/2
AGND
SW2
比较
控制
逻辑
04973-024
ADC传递函数
在AD7273 / AD7274的输出编码为标准二进制。
所设计的代码转换发生之间的中间
连续整数LSB值，如0.5和LSB 1.5 LSB 。该
LSB大小为V
REF
/ 4096为AD7274和V
REF
/ 1024的
AD7273 。对于理想的传输特性
AD7273 / AD7274示于图26 。
111...111
111...110
ADC CODE
V
IN
A
SW1
B
111...000
011...111
1LSB = V
REF
/ 4096 （ AD7274 ）
1LSB = V
REF
/ 1024 （ AD7273 ）
000...010
000...001
000...000
0V 0.5LSB
+V
REF
- 1.5LSB
模拟量输入
图24. ADC采集阶段
图26. AD7273 / AD7274传输特性
第0版|第15页28
04973-026
