AD7686
工作原理
IN +
控制切换
最高位
REF
GND
32,768C 16,384C
最高位
4C
2C
C
C
最低位
SW ？
CNV
02969-024
最低位
4C
2C
C
C
SW +
忙
COMP
控制
逻辑
输出代码
32,768C 16,384C
IN-
图24. ADC原理示意图
电路信息
该AD7686是一款快速，低功耗，单电源，精密16位
ADC使用逐次逼近型架构。
在AD7686能够将50万样本每
第二（ 500 kSPS时），并在两次转换之间。
例如，当在100的SPS操作时，该装置所消耗
3.75 μW通常情况下，这是非常适合电池供电
应用程序。
的AD7686为用户提供了在芯片内，轨道和保持
和不呈现任何流水线延迟或等待时间，使得它
理想的多，多通道应用。
该AD7686是从4.5 V指定至5.5 V ，可以是
接口到任何1.8 V至5 V数字逻辑系列。这是
坐落在一个10引脚MSOP封装或小型10引脚QFN（ LFCSP ）的
结合了节省空间，并允许灵活的配置。
该设备与引脚对引脚兼容
AD7685,
AD7687,
和
AD7688.
转换器操作
该AD7686是基于一个逐次逼近型ADC
电荷再分配DAC 。图24显示了一个简化的
原理图的ADC 。电容性数模转换器包括两
的16个二进制加权电容阵列相同的，这是
连接到两个比较器输入。
在采集阶段，阵列的接线端连接到所述
比较器的输入是通过SW +和SW-连接到GND 。
所有独立开关都连接到模拟输入端。
因此，电容阵列用作采样电容
并采集IN +和IN-输入的模拟信号。当
采集阶段完成且CNV输入变为高电平，
一个转换阶段开始。当转换阶段开始时，
SW +和SW-首先断开。
这两个电容阵列然后从输入端断开
和连接到GND的输入。因此，差分
IN +和IN输入端之间的电压，在抓获的结束
在采集阶段，施加到比较器的输入，
使所述比较器不平衡。
通过切换GND之间的电容器数组的每个元素
和REF ，由二进制加权比较器的输入变化
电压阶跃（V
REF
/2, V
REF
/4 . . . V
REF
/ 65536 ） 。控制逻辑
切换这些开关，从MSB开始，带来的
比较器恢复到平衡状态。后
此过程完成后，将部分返回到采集
相位和控制逻辑产生ADC输出代码和
繁忙的信号指示灯。由于AD7686具有一个片上
转换时钟，串行时钟SCK ，不需要为
转换过程。
版本B |第12页28
