位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第924页 > AD5391BCPZ-3 > AD5391BCPZ-3 PDF资料 > AD5391BCPZ-3 PDF资料2第15页
数据表
助记符
REFOUT / REFIN
VOUT39/MON_OUT
AD5381
功能
该AD5381包含一个共同的REFOUT / REFIN引脚。当选择内部参考时，此引脚为基准
输出。如果应用程序需要使用外部基准，它可以应用到该引脚与内部基准可以
通过控制寄存器被禁用。在默认情况下此引脚为基准输入。
该引脚具有双重功能。它作为默认模式下的缓冲输出通道39 。然而，当显示器
功能被启用时，该引脚用作一个39比1的信道多路复用的，可以被编程到输出
通道0到38至MON_OUT引脚复用的。该MON_OUT引脚的输出阻抗通常为500 Ω
和用于驱动这样的SAR ADC输入端呈现高输入阻抗。
接口选择输入。该引脚允许用户选择串行或并行接口是否被使用。如果它被拉高，
串行接口模式选择引脚97 （ SPI / I
2
C）的使用，以确定该接口模式是SPI或我
2
C.
并行接口模式被选择时， SER / PAR为低。
在并行接口模式下，此引脚用作片选输入（电平触发，低电平有效） 。当为低电平时， AD5381
被选中。
串行接口模式。这是帧同步输入信号的串行时钟和数据。
I
2
C模式。该引脚用作硬件地址引脚与AD1一起使用，以确定软件地址
有关I设备
2
C总线。
多功能引脚。在并行接口模式下，此引脚用作写使能。在串行接口模式下，此引脚用作
菊花链使能工作在SPI模式，并作为我一个硬件地址引脚
2
C模式。
并行接口写输入（边沿触发） 。 WR的上升沿配合使用CS低，
地址总线输入写入所选器件寄存器。
串行接口。菊花链选择输入（电平敏感，高电平有效） 。当高时，此信号结合使用
与SER / PAR高电平，从而使SPI串行接口菊花链模式。
I
2
C模式。此引脚用作硬件地址引脚，与AD0配合使用，以确定该软件的地址
有关I此设备
2
C总线。
平行的数据总线。 DB11为MSB ，而DB0则为LSB在AD5381的输入数据字。
并行地址输入。 A5至A0解码处理的AD5381的40个输入通道之一。配合使用
与REG1和REG0销来确定的目标寄存器的输入数据。
在并行接口模式下， REG1和REG0中使用的目标寄存器的输入数据进行解码。 REG1
和REG0被解码处理，输入数据寄存器，偏移寄存器或增益寄存器对所选择的信道和
也可用来决定的特殊功能寄存器。
串行数据输出的串行接口模式。三stateable CMOS输出。 SDO可用于菊花链一个
设备数量在一起。数据逐个从上SDO在SCLK的上升沿，并且是有效的下降沿
的SCLK 。
在并行接口模式下，此引脚用作A或B的数据寄存器写入数据到时选择
AD5381的数据寄存器与选择切换模式（见切换模式功能部分） 。在切换模式时，
LDAC用于切换和包含在A中的数据B数据寄存器之间的输出。所有DAC通道
包含两个数据寄存器。在正常模式下，数据寄存器A是默认的数据传输。
数字CMOS输出。在数据（ X2 ）的载入DAC数据寄存器的内部计算BUSY变低。
在此期间，用户可以继续将新数据写入到的x1，c和米寄存器，但没有进一步更新
DAC寄存器和DAC输出可以发生。如果LDAC被拉低，同时BUSY为低电平时，该事件被存储。 BUSY还
在上电复位变低，当RESET引脚为低电平。在此期间，该端口被禁用和任何
在LDAC事件被忽略。 CLR操作也带来了BUSY低。
加载DAC逻辑输入（低电平有效） 。如果LDAC被拉低，同时BUSY无效（高电平）时，输入的内容
寄存器被转移到DAC寄存器和DAC输出被更新。如果LDAC被拉低，同时BUSY为
主动和内部计算正在发生时， LDAC事件存储和DAC寄存器更新时
BUSY变为无效。然而在上电复位或复位LDAC上的所有事件都将被忽略。
异步清零输入。 CLR输入对下降沿敏感。当CLR被激活时，所有通道均更新
与包含在CLR代码寄存器中的数据。 BUSY为低电平35微秒的时间，同时所有通道都被
更新为CLR代码。
异步数字复位输入（下降沿触发） 。该引脚的功能等同于上电的
上电复位发生器。当该引脚为低电平时，状态机启动复位序列进行数字复位X1 ，
M，C ，和x2寄存器设置为默认上电值。这个序列通常需要270微秒。 RESET的下降沿
启动复位过程和BUSY变为低电平的持续时间，高返回时复位完成。虽然忙
为低电平时，所有的接口都被禁止，所有LDAC脉冲都被忽略。当BUSY回报高，部分恢复正常
操作和RESET引脚的状态将被忽略，直到下一个下降沿检测。
SER / PAR
CS/(SYNC/AD0)
WR / （ DCEN / AD1 ）
DB11–DB0
A5–A0
REG1 ， REG0
SDO / （A / B ）
忙
LDAC
CLR
RESET
修订版D |第15页40
