HSC -ADC- EVALB -SC / HSC -ADC- EVALB -DC
工作原理
FIFO的评估板，可分为几个电路，
每个起着采集数字数据的一个重要组成部分
从ADC ，并允许在PC上载和过程
数据。该评估套件是根据各地的IDT72V283 FIFO
从芯片的集成设备技术公司（ IDT ） 。该系统
运行速度可高达获取数字数据133 MSPS和数据
记录长度采用HSC -ADC- EVALB -SC高达32kB
FIFO评估套件。在HSC -ADC- EVALB - DC ，它具有
2 FIFO芯片，可用来评估多通道ADC或
来自ADC的采样解复用的数据比133 MSPS的速度更快。
USB 2.0微控制器与ADC通信分析仪
允许使用USB 2.0接口方便到较新的计算机
（ USB 1.1兼容）接口。
填充FIFO芯片或芯片和读出的过程中
回数据需要几个步骤。首先， ADC仪同修
该芯片的FIFO填充工艺。在FIFO芯片复位，用一个
主复位信号（ MRS） 。该USB微控制器则
挂起，从而关断的USB振荡器，并确保
它不增加噪声的ADC输入。该FIFO芯片后
完全填满，从FIFO芯片全旗发出信号
到USB微控制器唤醒微控制器
从暂停。 ADC分析器等待大约30毫秒
然后开始读回过程。
在回读过程中，从数据的获取
先进先出1（ U201 ）或FIFO 2（ U101 ）通过信号OEA控制
和信号OEB 。因为两者的FIFO芯片的数据输出
驱动同16位数据总线中，USB微控制器
控制OEA和OEB信号从正确读取数据
FIFO芯片。从应用的角度来看， ADC分析仪
将命令发送到USB微控制器，用于启动读
从正确的FIFO芯片，或者由两者的FIFO芯片中的双或
解复用模式。
该时钟信号交流耦合0.1 μF的电容。
电位器R312和R315电位允许罚款
调谐LVDS的栅极的阈值。在应用中
微调阈值是关键的，这些电位器可以是
具有更高的电阻值，以增加替换
调整范围。电阻R301 ， R302 ， R303 ， R304 ， R311 ，
R313 ， R314 ，和R316设置静态输入到每个
差分个门至约1.5V的直流电压
在装配，焊接跳线J310焊接跳线J313设置
绕过电位。对于使用锅微调，
焊锡跳线必须拆除和R312和R315必须
被填充。
U302 ，一个异或门阵列，包括在让用户设计
加门延迟到FIFO存储器芯片时钟路径。他们是
不需要在正常条件下和旁路在
集会由跳线J314和J315跳线。跳线J306和
跳线J307使时钟信号通过一个倒置
异或门。在默认设置下，时钟没有被倒
XOR门。
上述的时钟路径确定WRT_CLK1和
在每个FIFO存储器芯片WRT_CLK2信号（ U101和
U201 ） 。上面的时机选择应该让你选择一个时钟
信号满足建立时间和保持时间的要求，以
捕获的有效数据。
的时钟发生器可以直接应用到S1和/或S3 。这
时钟发生器应提供的时钟相同的部
为ADC 。这些时钟路径是交流耦合，以使一个正弦
波发生器可以使用。直流偏置可以通过调整
R301 / R302和R303 / R304 。
该DS90LV048A差分线路接收机使用方的
时钟信号电平从外部施加到FIFO评价
板。这个时钟接收器的输出可以直接驱动
该IDT72V283先进先出（多个） ，或通过第一个传递的写入时钟
上述的异或门的定时电路。
时钟描述
缓冲存储器的每个信道需要一个时钟信号，以
采集的数据。这些时钟信号是由通常设置
ADC评估板和与数据一起传递
通过连接器J104 （引脚37通道A和
通道B ） 。如果只有一个单一的时钟被传递给两个信道，
它们可以一起通过跳线J303连接。
跳线J304和J305在LVDS接收器的输出端允许
输出时钟由LVDS接收器被反转。默认情况下，
时钟输出由LVDS接收器反转。
从每个数据信道的单端时钟信号是
缓冲，并转换为差分CMOS信号由两个
低电压差分信号的栅极（LVDS）接收器， U301 。
这允许时钟源的每个通道是CMOS，
TTL ， ECL或。
SPI描述
赛普拉斯IC （ U502 ）支持HSC SPI标准允许
具有SPI访问的寄存器映射的ADC编程。
U102是驱动4线SPI （SCLK ， SDI，SDO缓冲液，
CSB
1
）通过在第三或顶部的120针的连接器（ J104 ）
行。 J502是一个辅助的SPI接口监视SPI
直接连接到赛普拉斯集成电路的信号。欲了解更多
就这个问题和其他功能的信息，请参阅用户
手册中标题为
通过SPI接口与高速ADC
at
www.analog.com/hsc-FIFO 。
1
需要注意的是CSB1是使用的默认CSB线。
第0版|第9页的28
