HSC -ADC- EVALB -SC / HSC -ADC- EVALB -DC
VCC
电路连接2M WORD外部存储器
外部存储器覆盖ON BOARD回忆，当插入。 ONLY的端数据。
DNP
D1_8
D1_9
D1_10
D1_11
D1_12
D1_13
D1_14
D1_15
1
2
3
4
5
6
7
8
RZ601
D1_0
D1_1
D1_2
D1_3
D1_4
D1_5
D1_6
D1_7
1
2
3
4
5
6
7
8
RZ602
R603
0
16
15
14
13
12
11
10
9
DC0
DC1
DC2
DC3
DC4
DC5
DC6
DC7
DC9
DC17
DC4
DC5
16
15
14
13
12
11
10
9
DC8
DC9
DC10
DC11
DC12
DC13
DC14
DC15
DC0
DC3
DC2
DC6
DC8
DC7
DC11
DC10
DC13
J601
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
DC16
DC17
20
21
22
23
24
EF1_BHB
FF1_BHB
25
26
27
WRT_CLK1
QL0
28
29
30
QL3
QL4
31
32
33
QL7
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
QL5
QL6
05870-011
C601
0.1F
U601
RENEXT 1
QL0
QL1
QL2
QL3
QL4
QL5
QL6
QL7
DC14
DC15
2
3
4
5
6
7
8
9
10
OUT_EN
D0
D1
D2
D3
D4
D5
D6
D7
GND
VCC
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
时钟
20
19
18
17
16
15
14
13
12
11
VCC
1
2
3
4
5
6
7
8
RZ605
16 Q0
15 Q1
14 Q2
13 Q3
12 Q4
11 Q5
10 Q6
9
Q7
74LCX574
DC16
DC1
J602
REN2M
DNP
J603
RCLK
DC12
J603 ：允许2 MEG缓冲区读回数据
ON EACH RCLK EDGE 。
J602 ：允许2 MEG缓冲区读回数据1
在每个3RD RCLK EDGE 。 J602是
向后兼容性，如果需要。
D1_16
D1_17
R604
0
REN1
RCLK
太太
WEN1
QL1
QL2
图11.原理图（续）
第0版|第20页28
