应用信息
基本电路连接
基本布局
对于任何精密电路，精心布局，确保最佳
性能。作简短，直接互连，避免
杂散电容布线，特别是在模拟和
数字输入引脚。
图1a和1b示出了所需的基本连接
操作。图1c和1d示出了另外的
外部整合电容和输入警卫。
印刷电路板走线之间的漏电流可以
容易超出ACF2101的输入偏置电流。一
电路板“后卫”模式减少了泄漏的影响
周围的临界高阻抗输入电路和
在相同的电位低阻抗电路连接。
泄漏会流无害的低阻抗节点。
图2a和2b示出的印刷电路图案，可以是
用于保护关键的引脚。需要注意的是记录了导致这些
引脚也应谨慎。
处理不当或清洁可能增加下垂。 CON-
从操作部件污染和电路板可
除去清洗剂和去离子水。
引脚
的引脚为ACF2101的DIP和SOIC封装
不同。该引脚为不同的包中显示
几个数字在此数据表。
电源
该ACF2101可以从供应范围从操作
+ 4.5V和-10V到
±18V.
由于输出电压
集成负离地面，为+ 5V的正电源
足以达到规定的性能。采用+ 5V和
二分之一-15V电源降低了功耗
的，在
±15V.
电源连接应具有良好的被绕过
高频电容等1μF的固体钽
电容，将靠近电源引脚。
顶视图
ACF2101BU
顶视图
ACF2101BP
输入
1
2
3
4
5
6
SW在B
IN B
CAP B
COM B
GND B
OUT B
SW在一
IN A
盖A
一个COM
GND之间的
OUT A
24
23
22
21
20
19
输入
1
V
OUT
2
3
4
5
输入
6
7
8
9
10
11
OUT A
GND之间的
一个COM
盖A
IN A
SW在一
SW在B
IN B
CAP B
COM B
GND B
OUT B
V+
V–
24
23
22
21
20
19
18
1F
17
16
15
14
V–
V+
1F
V
OUT
7
8
9
10
11
1F
+
V–
12
V–
18
17
16
15
14
V
OUT
输入
1F
SOIC
V+
13
V+
+
12
V
OUT
DIP
13
这些点必须被连接到一
公共接地点或接地平面。
这些点必须被连接到一
公共接地点或接地平面。
图1a 。基本的电路连接，
SOIC封装。
图1b 。基本的电路连接，
DIP封装。
7
ACF2101
