AD977/AD977A
t
13
EXT
DATACLK
t
15
的R / C
t
2
忙
t
17
SYNC
t
12
t
18
数据
t
23
标签
t
24
标签1
标签2
TAG 16
TAG 17
TAG 18
TAG 19
15位
（MSB）
14位
t
12
t
14
0
t
15
t
15
1
2
3
4
17
18
t
18
位0
（ LSB ）
标签0
标签1
标签2
标签0
图6.转换和读时序使用外部非连续数据时钟（ EXT /
INT
设置为逻辑高电平，
CS
SET
为逻辑低电平）
外部非连续时钟数据读取
转换具有同步输出时
产生
图7示出了通过从转换数据的方法
的“n -1”可以在转换过程中被读取的“n” ，而使用一个断开
连续的外部时钟，具有同步输出信号的产生。
什么允许同步输出信号的产生是一个过渡
DATACLK而无论是
CS
为高或同时兼备
CS
和R / C
是低的。在图7中的转换是通过服用的R / C低启动
同
CS
接低电平。尽管存在这种情况的一个过渡
DATACLK ，时钟脉冲＃ 0时，将启用的一个生成
SYNC脉冲。之后的R / C小于83 ns的是采取低
忙
输出将变低，表示在转换过程中有
t
12
t
13
EXT
DATACLK
t
15
的R / C
t
1
t
20
忙
t
2
SYNC
t
12
t
18
数据
15位
（MSB）
开始了。图7示出的R / C ，然后将高和的延迟之后
大于15纳秒（叔
15
）时钟脉冲＃ 1可以采取高
要求同步输出。该同步输出会出现
经过大约40纳秒这个上升沿将是有效的
的时钟脉冲＃1的下降沿和时钟的上升沿
脉冲＃ 2 。该MSB将是以后的有效大约40纳秒
上涨的时钟脉冲＃ 2边，可以锁断要么
的时钟脉冲＃ 2下降沿或时钟脉冲的上升沿
＃ 3 。 LSB的将是对时钟脉冲＃ 17下降沿有效
和时钟脉冲＃ 18的上升沿。大约40纳秒
后的时钟脉冲＃ 18中，数据输出的上升沿
引脚将反映TAG输入引脚时的状态
的时钟脉冲＃ 2上升沿。
t
14
0
t
15
1
2
3
18
t
22
t
17
t
18
14位
位0
（ LSB ）
标签0
图7.转换和读时序读取先前的转换结果在转换使用外部
连续数据时钟（ EXT /
INT
设置为逻辑高电平，
CS
设置为逻辑低电平）
Rev. D的
–11–
