ADV7174/ADV7179
附录1-板的设计和布线注意事项
该ADV7174 / ADV7179是一款高度集成的电路载
荷兰国际集团两个高精度模拟和高速数字电路。它有
旨在最大限度地减少对完整性的干扰效应
模拟电路由高速数字电路。这是
当务之急是，这些相同的设计和布局技术
施加于系统级设计，使得高速，准确
才能达到最佳性能。图54示出了模拟接口
设备和显示器之间。
布局应在最低的噪声进行优化
ADV7174 / ADV7179电源和接地线被屏蔽
数字输入和提供良好的去耦。导线长度
第五组之间
AA
和GND引脚应尽量减少
减少电感振铃。
电源层
该ADV7174 / ADV7179和任何相关的模拟电路
应该有它自己的电源平面，称为模拟
电源层（V
AA
） 。该电源平面应连接到
常规PCB电源层（V
CC
）在通过一单点
铁氧体磁珠。此珠应设在3英寸的
ADV7174/ADV7179.
在金属缝隙分离设备的电源平面和
板的电源层应尽可能地窄，以最小化
的阻碍热流从设备进
一般的主板。
PCB的电源层应提供所有电源数字逻辑
在PC板上，以及模拟电源平面应提供
所有电源ADV7174 / ADV7179电源引脚和电压
参考电路。
平面至平面噪声耦合可以通过确保减少
普通PCB的电源层和接地层的部分不
模拟电源平面的，除非他们能覆盖的部分
布置成使得平面至平面噪声是共同模式。
地平面
地平面应涵盖所有ADV7174 / ADV7179
接地引脚，电压参考电路，电源旁路
电路作为ADV7174 / ADV7179 ，模拟输出的痕迹，
和所有的数字信号迹线导致到ADV7174 /
ADV7179 。地平面是董事会的共同点
平面。
电源去耦
每个电源集团
0.1
F
3.3V (V
AA
)
0.1
F
3.3 V (V
AA
)
10
F
0.1
F
23
30
0.01
F
3.3 V (V
AA
)
L1
（铁氧体磁珠）
33
F
3.3 V
(V
CC
)
GND
COMP
V
REF
V
AA
ADV7174/ADV7179
3–5, 35–39
3.3 V (V
AA
)
4k
RESET
100nF
未使用
输入
应
接地
32
13
14
P7–P0
DAC
24
75
SCRESET / RTC
HSYNC
FIELD / VSYNC
DAC B
28
75
3.3 V (V
CC
)
100k
TTX
15
空白
20
RESET
34
TTX
DAC A
29
75
100
SCLOCK
21
100
SDATA
22
R
SET 31
GND
150
3.3 V (V
CC
)
5k
3.3 V (V
CC
)
5k
TTXREQ
100k
3.3 V (V
AA
)
图文拉和
下拉电阻
应该只用于
如果这些引脚不
连接的
27MHz的时钟
（相同的时钟USED BY
MPEG2解码器）
10k
33
TTXREQ
1
MPU总线
时钟
ALSB
16
图54.推荐的模拟电路布局
版本A |第39页52
02980-A-053
