位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第181页 > AD9963BCPZRL > AD9963BCPZRL PDF资料 > AD9963BCPZRL PDF资料2第22页
AD9961/AD9963
CS
数据表
SCLK
t
DV
SDIO
SDO
数据位n
DATA BIT N - 1
08801-041
图36.时序图串行控制端口寄存器读
CS
SCLK
不在乎
SDIO
不在乎
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9 A10 A11 A12 N0
N1的R / W D0
D1
D2
D3
D4
D5
D6
D7
D0
D1
D2
D3
D4
D5
D6
D7
不在乎
不在乎
08801-042
08801-043
16位指令头
寄存器（ N）数据
寄存器（ N + 1）数据
图37.串行控制端口访问， LSB首先， 16位指令，两个字节的数据
t
S
CS
t
C
t
CLK
t
高
SCLK
t
低
t
DS
t
DH
SDIO
n位
位n + 1
图38.串行控制端口时序，写
表13.串行控制端口时序
参数
t
DS
t
DH
t
CLK
t
S
t
C
t
高
t
低
t
DV
时序（闵， NS ）
5.0
5.0
20.0
5.0
2
10
10
5.0
描述
数据和SCLK的上升沿之间的建立时间。
保存数据和SCLK的上升沿之间的时间。
周期的时钟。
CS下降沿SCLK上升沿通信的边缘（开始之间建立时间
周期） 。
通信SCLK上升沿与CS上升沿（端之间建立时间
周期） 。
最低时期， SCLK应处于逻辑高电平状态。
最低时期， SCLK应处于逻辑低状态。
SCLK至有效SDIO和SDO （参见图36）。
版本A |第22页60
