AD9142
引脚配置和功能描述
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
CVDD18
CVDD18
REFIO
FSADJ
AVDD33
IOUT1P
IOUT1N
AVDD33
CVDD18
CVDD18
DACCLKN
DACCLKP
CVDD18
CVDD18
AVDD33
IOUT2N
IOUT2P
AVDD33
数据表
CVDD18
REFP / SYNCP
REFN / SYNCN
CVDD18
RESET
TXEN
DVDD18
FRAMEP
FRAMEn
D15P
D15N
DVDD18
D14P
D14N
D13P
D13N
D12P
D12N
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
AD9142
顶视图
（不按比例）
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
CS
SCLK
SDIO
IRQ1
IRQ2
DVDD18
DVDD18
D0N
D0P
D1N
D1P
DVDD18
D2N
D2P
D3N
D3P
D4N
D4P
笔记
1.裸露焊盘（ EPAD ）必须焊接在了地上
PLANE （ AVSS ） 。的EPAD提供电，热，
和机械连接到电路板上。
2. EPAD是接地连接对于CVSS和DVSS 。
DVDD18
D11P
D11N
D10P
D10N
D9P
D9N
D8P
D8N
DCIP
DCIN
D7P
D7N
D6P
D6N
D5P
D5N
DVDD18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
图2.引脚配置
表9.引脚功能描述
PIN号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
助记符
CVDD18
REFP / SYNCP
REFN / SYNCN
CVDD18
RESET
TXEN
DVDD18
FRAMEP
FRAMEn
D15P
D15N
DVDD18
D14P
D14N
D13P
D13N
D12P
D12N
DVDD18
D11P
D11N
D10P
D10N
D9P
描述
1.8 V PLL电源。 CVDD18提供时钟接收器，时钟倍频器和时钟分配。
PLL参考时钟输入，阳性。
PLL参考时钟输入，负。
1.8 V PLL电源。 CVDD18提供时钟接收器，时钟倍频器和时钟分配。
复位，低电平有效。 CMOS电平相对于DVDD18 。推荐复位脉冲宽度为1μs 。
活跃的高传输路径启用。 CMOS电平相对于DVDD18 。该引脚上的低电平触发3
选择行动的DAC 。请参见寄存器0x43中的表77的详细信息。
1.8 V数字电源。 7脚供电的数字内核，数字数据端口，串行端口的输入/输出引脚， RESET ， IRQ1 ，
和IRQ2 。
帧输入，阳性。
帧输入，负。
数据位15 （ MSB ） ，阳性。
数据位15 （ MSB ） ，负。
1.8 V数字电源。引脚12提供的电源，数字内核和数字数据端口。
数据位14 ，积极的。
数据位14负。
数据位13 ，积极的。
数据位13负。
数据位12 ，积极的。
数据位12负。
1.8 V数字电源。销19提供电源给数字核心，数字数据端口，串行端口的输入/输出管脚，
RESET ， IRQ1 ， IRQ2和。
数据位11 ，积极的。
数据位11负。
数据位10 ，积极的。
数据位10负。
数据位9 ，积极的。
第0版|第10页64
10930-002
