AD9142
接口延迟线
提供了一种用于将用户调整的四抽头延迟线
数据总线和DCI之间的定时。表13指定
建立时间和保持时间每个延迟抽头。
有对DCI的固定1.9 ns的延迟时延迟线是
启用。每个抽头增加了300 ps的标称延迟到固定
延时。以达到最佳的定时余量，也就是说，到中心的
设置和保持时间窗口中的数据眼的中心，则用户
可能需要添加一个延迟的数据总线上相对于所述DCI
在数据源。图36是计算的一个例子
最佳的外用延时。
表13.建立和保持时间
延迟设置
寄存器0x5E [7：0 ]
寄存器0x5F的[2：0 ]
t
S
（纳秒）
1
t
H
（纳秒）
|t
S
+ t
H
| （ NS ）
1
数据表
接口时序要求
下面的例子演示了如何计算最佳
延迟在数据源以实现最佳的取样定时
延迟线为基础的模式：
f
DCI
= 200兆赫
延迟设置为0
影子区域中图36是一个接口的建立和保持
时间设置为0。为了优化接口时序，这
窗口必须被放置在数据转换的中间。
因为输入是双倍数据速率，可用的数据周期
为2.5纳秒。因此，最佳的数据总线延迟，相对于
所述DCI的数据源时，可以计算为
t
延迟
=
(|
t
S
|
+
|
t
H
|)
2
t
数据周期
2
=
1.88
1.25
=
0.63
ns
0
0x00
0x0
1.25
2.51
1.26
1
0x07
0x0
1.50
2.82
1.32
2
0x7F
0x0
1.70
3.23
1.53
3
0xFF
0x5
1.93
3.64
1.71
SPI序列启用延迟基于行的模式
建议在下面的SPI序列被用于
使延迟线为基础的模式：
1.
2.
3.
0x79
→
为0x18 / *配置数据接口* /
0x5E
→
0×00 / *延时设置0 * /
0x5F
→
0x00
0x5F[3]
→
1B / *启用延迟线* /
负号表示的设置时间的方向。建立时间为
定义为正时，它是在时钟边沿和负的左侧
当它是在右侧的时钟边沿的。
t
延迟
= 0.63ns
INPUT DATA [ 15：0]
具有优化延迟
t
数据周期
=为2.5ns
数据眼
|t
S
|
= 1.25ns
|t
H
|
= 2.51ns
DCI = 200MHz的
NO DATA过渡
10930-039
在延迟线，基于模式的接口时序图36例
第0版|第22页64
