位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第695页 > EVAL-ADAU1442EBZ > EVAL-ADAU1442EBZ PDF资料 > EVAL-ADAU1442EBZ PDF资料1第45页
ADAU1442/ADAU1445/ADAU1446
时钟输出使能位（ 15位）
该位控制串口的相应位时钟，以及
左和右的时钟。当此位被设置为1时，时钟引脚
被设置为输出。当此位被设置为0 ，则时钟引脚不
输出时钟。在注册0xE040至寄存器0xE048 ，第15位和
位[ 13:10 ]必须配合使用，设置端口为主机
或奴隶。时钟域被分配到输入或输出的串行
与时钟垫复用器端口寄存器（地址0xE240 ） 。
欲了解更多信息，请参阅时钟垫复用器部分。
LRCLKx信号。标准I
2
s信号使用负LRCLK
极性。
字长位（位[7 ： 6 ] ）
这些位设置输入数据的字长度为16 ，20，或
24位。输出流中总是具有24位的数据的空间，
但是，如果字长度设置下，额外的比特被设置为0。该
第四个设置是灵活的TDM 。欲了解更多信息，请参阅
串行输出灵活TDM接口模式和设置
部分。
帧同步类型位（第14位）
该位设置用于LRCLK信号的类型。当此
位被设置为0时，时钟信号是一个方波。当该位为
设置为1，该信号是一个窄脉冲。
最高位的位置的位（位[5 ： 3]）的
这些位设置MSB的数据流中的位置。
TDM类型位（位[2： 0]）
这些位置的通道中包含的数据的数目
流。可能的选择TDM2 （立体声） ， TDM4 ， TDM8
或灵活的TDM ， TDM16和包装TDM4模式。欲了解更多
在包装TDM4模式的信息，请参阅盒装TDM4
模式部分。如果字长位（位[7 ： 6 ] ）设置为11
灵活的TDM模式，然后将TDM类型比特（位[2： 0]） ，必须
也可为柔性的TDM模式设置（即，设置为010） 。
时钟域主/从选择位（位[ 13:10 ] ）
这些位设置串口是否输出其时钟为
主站或从站到可用的时钟域。如果一个串行端口
一套是主，时钟输出使能位（ 15位）必须
设置为1。如果一个串行端口设置为从机，时钟输出使能
位（位15 ）必须被设置为0。在这两种情况下，相应的
时钟垫复用器必须设置为串行输出域，如果它
是分配的。欲了解更多信息，请参阅时钟垫多路复用器
部分。注意，串行端口的任意数可以是
奴隶单时钟域，而是一个串行端口只能
成为高手一个时钟域。 f的值
S，师大
, f
S双
,
和f
S， QUAD
是48千赫，96千赫和192千赫，分别为一
172.032 MHz内核时钟信号。
高速从接口模式寄存器
（地址0xE049 ）
表31.位寄存器0xE049的说明
位的位置
[15:1]
0
描述
版权所有
高速从接口模式
0 =禁用
1 =启用
默认
0
串行输出BCLK极性位（第9位）
BCLKX的极性判断是否LRCLKx和
（ - ）的边沿上升（ + ）或下降SDATA_OUTx变化
BCLKX信号。标准I
2
s信号使用负BCLK极性。
高速从接口模式位（ 0 ）
如果有任何的串行输出端口奴隶位时钟大于
22兆赫，高速从接口模式必须启用。
串行输出LRCLK极性位（ 8 ）
LRCLKx的极性确定是否左立体声
（ - ）的边缘通道在一个上升的（+）或下降沿启动
BCLK极性
LRCLKx
BCLKX
SDATA_OUTx
LRCLKx
BCLKX
SDATA_OUTx
07696-035
图34.串行输出BCLK极性
LRCLK极性
LRCLKx
07696-036
L
LRCLKx
R
L
R
L
R
图35.串行输出LRCLK极性
版本C | 45页92
