AD5305/AD5315/AD5325
SCL
SDA
开始
COND
BY
主
0
0
0
1
1
0
A0
读/写
X
X
最低位
地址字节
确认
最高位
BY
AD53x5
指针字节
确认
BY
AD53x5
SCL
SDA
反复
开始
COND
BY
主
0
0
0
1
1
0
A0
读/写
确认
BY
AD53x5
最高位
数据字节
最低位
确认
BY
主
地址字节
SCL
SDA
最高位
最低有效数据字节
最低位
NO
确认
BY
主
停止
COND
BY
主
00930-034
注：数据字节相同写序列不同之处在于不用管它回来AS 0阅读。
图34.回读序列
双缓冲接口。
在AD5305 / AD5315 / AD5325 DAC的具有双缓冲
由寄存器输入寄存器两家银行的接口
和DAC寄存器。输入寄存器直接连接到所述
输入移位寄存器和所述数字代码传送给相关的
在一个有效的写序列完成输入寄存器。该DAC
寄存器包含所使用的电阻器串中的数字码。
进入DAC寄存器由LDAC位控制。当
在LDAC置为高电平时，DAC寄存器锁存和，
因此，输入寄存器可以改变状态，而不会影响
在DAC寄存器的内容。然而，当LDAC位
被设置为低时，DAC寄存器变为透明和
输入寄存器的内容被传输给它。
如果用户需要所有的同时更新，这是非常有用
DAC输出。用户可以写入到3的输入寄存器
独立后，通过设置LDAC位低时，
写剩下的DAC输入寄存器，输出全部更新
同时。
这些部件包括一个额外的功能，从而使DAC寄存器
不会更新，除非它的输入寄存器以来已经更新
这LDAC被拉低的最后一次。通常情况下，当
LDAC被拉低时，DAC寄存器充满
的输入寄存器的内容。在AD5305的情况下， / AD5315 /
AD5325的部分更新DAC寄存器只有当输入
自从上次DAC寄存器的寄存器已经被改变
进行了更新，从而消除不必要的数字串扰。
掉电模式
在AD5305 / AD5315 / AD5325具有极低的功耗，
散热通常为1.5毫瓦有3 V电源供电， 3毫瓦
5 V电源。功耗可以进一步降低时
这些DAC是在不使用通过把它们分为三个中的一个
省电模式，这是由15位和第14位选中
数据字节（ PD1和PD0 ） 。表8显示了如何的状态
比特对应的DAC的操作模式。
表8. PD1 / PD0操作模式
PD1
0
0
1
1
PD0
0
1
0
1
经营模式
正常工作
掉电（ 1 k负载到GND）
掉电（ 100 k负载到GND）
掉电（三态输出）
修订版G |第18页24
