AD8351
以保证重要的是所有的I / O ，地面和R
G
端口痕迹
保持尽可能的短。此外，它要求该
接地平面可以从包装下除去。由于该
该装置的增益和值之间的反比关系
中的R
G
电阻，在R的任何寄生电容
G
端口可以
导致增益峰值在高频率。以下的注意事
在图12中概述系统蒸发散将有助于降低寄生板
电容，从而延长了器件的带宽和减少
潜在的峰值或振动。
该装置连接线（下称“德-Q ” ）的共振效应和
周围的寄生电容板。通常情况下， 25
系列
电阻（ 0402尺寸）充分的Q值输入系统无
显著降低AC性能。
图13示出增加的输入和输出序列的值
电阻器，以帮助脱敏板的寄生参数的共振效应。
过冲和下冲可以与被显著降低
简单相加的R
IP
和R
OP
.
1.5
没有R
IP
或R
OP
AGND
1
10
9
8
1.0
R
OP
= 25
0.5
电压（V）的
R
OP
3
4
R
T
共面
波导
或条状
R
T
2
R
IP
高阻
7
0
R
IP
= R
OP
= 25
R
IP
5
6
R
OP
–0.5
R
G
AGND
–1.0
–1.5
推荐图12.概述
板布局为高阻负载条件
传输线效应
0
1
2
时间（纳秒）
3
4
图13.阶跃响应特性和与
没有输入和输出寄生抑制电阻器
特性设置
如所指出的，杂散传输线电容，并结合
封装寄生，可以潜在地构成谐振电路，在高
频率，从而导致过度的增益峰值。
F
传输
连接输入和输出的网络线路的设计应
使得寄生电容被最小化。输出单端
在AD8351的源阻抗被动态地设置到的标称
75值
.
因此，对于一个匹配负载终端，该
输出传输线的特性阻抗应
设计为75
.
在许多情况下，最终的负载阻抗
可以是相对高的，大于1千欧。有人建议，该
板被设计为如图12所示的高阻抗负载
条件。在最实际的电路板设计，这要求
在印刷电路板迹线的尺寸，以一个小的宽度
（ 5密耳），底层和相邻的接地平面是
足够远，以减少电容。
典型地，驱动源阻抗入设备将
低和终端电阻将被用于防止输入反射
系统蒸发散。传输线的设计应具有
在低Z区域的适当特性阻抗。该
终端电阻间的高阻抗环境
和器件输入引脚不应有地平面不足
尼思或附近的信号迹线。小的寄生抑制
电阻器可能需要在设备的输入引脚，以帮助脱敏
用于150的测试电路
并提供1 kΩ的负载测试
图14.评估板采用平衡 - 不平衡变压器
简化与单端测试设备。平衡 - 不平衡的影响
需要从所述测量以便准确去除
得非常好表征设备的频率表现
超过1千兆赫。
输出L-盘匹配网络提供宽带
以最小的插入损耗阻抗匹配。输入
线路端接50
电阻器的输入阻抗
匹配。与这些网络需要的功率损失
要占试图测量的增益时，对于
装置。所需的电阻值和相应的插入不正
用于灰损耗和校正因子来评估电压增益
在表II中提供。
表II中。负载条件指定的差异
负载
条件
150
1 k
R1
43.2
475
R2
86.6
52.3
总
插入
损失
5.8分贝
15.9分贝
转变
因素
20日志（S21）
20日志（A
V
)
7.6分贝
25.9分贝
R
S
50
均衡
来源
R
T
50
50
电缆
0.1nF
100nF
R1
50
电缆
AD8351
DUT
0.1nF
50
电缆
R2
R
负载
50
电缆
50
50个测试
设备
R
S
50
R
T
50
100nF
R1
R2
50
图14.测试电路
版本B
–13–
