第22页
引脚说明
引脚说明
表8
通过
表10
列出EPC器件引脚。这些表包括配置
接口引脚，外接闪光灯的接口引脚， JTAG接口引脚，引脚等。
表8.配置接口引脚
引脚名称
DATA[7..0]
DCLK
PIN TYPE
产量
产量
描述
配置数据输出总线。
数据
在每个下降沿变化
DCLK
.
数据
被锁存到FPGA上的上升沿
DCLK 。
该
DCLK
从EPC设备的输出引脚用作FPGA配置时钟。
数据
上的上升沿被锁存由FPGA
DCLK 。
该
NCS
引脚是输入到EPC设备和连接到FPGA的
CONF_DONE
信号进行误差检测后的所有配置数据被发送到
FPGA中。该FPGA将始终推动
NCS
和
OE
当低
送到nCONFIG
为有效。
该引脚包含6 K一个可编程内部弱上拉电阻，可
可以通过禁用或启用在Quartus II软件
禁止NCS和
配置设备上的OE上拉
选项。
该
nINIT_CONF
销可连接到所述
送到nCONFIG
引脚上的FPGA来
使用专用的JTAG指令EPC设备启动配置。这
引脚包含6K的内部弱上拉电阻
that
始终有效。该
INIT_CONF
销并不需要连接，如果不使用其功能。如果
n
INIT
_CONF没有被使用，
送到nCONFIG
必须拉至V
CC
直接或
通过一个上拉电阻。
该引脚被拉低时， POR是不完整的。用户可选的2毫秒或
100毫秒计数器保持关闭的释放
OE
在初始上电，允许
电压电平稳定。 POR时间可以通过从外部保持延长
OE
低。
OE
被连接到FPGA
的nSTATUS
信号。在EPC设备控制器后
发布
OE ，
它等待
的nSTATUS -OE
行启动FPGA前走高
配置过程。该引脚包含一个可编程内部弱上拉
6 Kthat电阻可以禁用或在Quartus II软件中启用
通过
禁用配置设备上的NCS和OE上拉
选项。
NCS
输入
nINIT_CONF
漏极开路输出
OE
漏极开路
双向
增强型配置（ EPC ）设备数据表
2012年1月
Altera公司。
