MultiTrack互联
清除&预设逻辑控制
LAB-宽信号对控制寄存器的清晰和负载/预设逻辑
信号。该ALM直接支持异步清零和预设
功能。寄存器预设是通过异步加载来实现
的逻辑高电平。直接异步预置不需要不可─
门推回技术。 Stratix II器件支持同步
异步加载/预设和清晰的信号。异步清零
信号的优先级，如果两个信号同时有效。每
LAB最多支持两个清零和一个负载/预置信号。
除了明确和负载/预设的端口， Stratix II器件提供一个
设备全复位引脚（ DEV_CLRn ）重置所有寄存器中的设备。
在Quartus II软件在编译之前设置一个选项控制该
引脚。该器件全复位覆盖所有其他控制信号。
多轨
互联
中的Stratix II架构，施舍之间的连接，的TriMatrix
存储器，DSP模块和器件I / O引脚的多轨提供
互连结构，具有DirectDrive
TM
技术。多轨
互连由连续的，性能优化的路由线路
用于之间和内部设计块的不同的长度和速度
连接。在Quartus II编译器会自动将关键设计
在更快的互连路径来提高设计性能。
DirectDrive技术是一个确定性的路由技术，可确保
任何功能相同的路由资源的使用，无论安置
在设备中。多轨互连和DirectDrive技术
通过消除了简化的基于块的设计的积分级
重新优化周期，通常遵循的设计变更和
加法。
多轨互连由行和列互连
跨度固定距离。路由结构，固定长度的资源
为所有设备允许可预测的和可重复的性能，当
通过不同的器件密度移植。专用排
互连的路由信号，并从实验室， DSP模块和的TriMatrix
存储在同一行中。这些行资源包括：
■
■
■
LAB和相邻块之间的直接链接互联
R4的互连穿过四个块向右或左
R24排互连跨越的长度高速接入
设备
2–22
的Stratix II器件手册，卷1
Altera公司。
2007年5月
