数据表
表6.引脚功能描述
LFCSP
15
16
1
2
3
4
5
6
PIN号
TSSOP
1
2
3
4
5
6
7
8
WLCSP
B2
A4
B3
B4
B1
C4
C2
D3
助记符
LDAC
A0
V
DD
V
OUT
A
V
OUT
C
V
OUT
E
V
OUT
G
V
REFIN
/V
REFOUT
描述
AD5629R/AD5669R
7
9
D2
CLR
8
9
10
11
12
13
14
17
10
11
12
13
14
15
16
不适用
C3
C1
D4
D1
A1
A3
A4
不适用
V
OUT
H
V
OUT
F
V
OUT
D
V
OUT
B
GND
SDA
SCL
裸露焊盘
（ EPAD ）
脉冲这个引脚为低电平，允许任何或所有DAC寄存器进行更新，如果输入寄存器
有新的数据。这使所有DAC输出可以同时更新。另外，
该引脚可永久接为低电平。
地址输入。设置7位从机地址的最低有效位。
电源输入。这些器件可以采用2.7 V至5.5 V.解耦
供应与10 μF电容并联一个0.1μF的电容到地。
来自DAC A的输出放大器的模拟输出电压轨至轨工作。
DAC C的输出放大器的模拟输出电压轨至轨工作。
来自DAC E的输出放大器的模拟输出电压轨至轨工作。
来自DAC G.模拟输出电压输出放大器具有轨对轨操作。
该AD5629R / AD5669R有一个共同的引脚参考输入和参考
输出。当使用内部基准，这是参考输出引脚。当
使用外部基准，这是参考输入引脚。在默认情况下此引脚
作为一个参考输入。
异步清零输入。 CLR输入对下降沿敏感。当CLR为低电平时，所有
LDAC脉冲都被忽略。当CLR被激活时，输入寄存器和DAC的
寄存器中包含的CLR代码寄存器零刻度的数据被更新时，
中间电平或满量程。默认设置清除输出为0V。
从H. DAC的模拟输出电压输出放大器具有轨对轨操作。
来自DAC F.模拟输出电压输出放大器具有轨对轨操作。
DAC D的模拟输出电压输出放大器具有轨对轨操作。
DAC B的模拟输出电压输出放大器具有轨对轨操作。
接地参考点上的零件的所有电路。
串行数据输入。这是用于与SCL线到时钟数据转换成或
出32比特的输入移位寄存器的。它是一个双向的漏极开路数据线那
应拉至与外部上拉电阻器的供给。
串行时钟线。这是用于与SDA线，时钟数据转换成或
出32比特的输入移位寄存器的。
裸露焊盘必须连接到GND 。
版本B |第11页共32
