M464S1724DTS

M464S1724DTS-C7C/L7C/C7A/L7A/C1H/L1H/C1L/L1L

组织： 8Mx64

组成： 8Mx16 * 8

二手组成部分＃ ： K4S281632D - TC7C / TL7C / TC75 / TL75 / TC1H / TL1H / TC1L / TL1L

＃模块行： 2行

在组件＃银行： 4银行

特点： 1,250mil高度&双面组件

刷新： 4K / 64ms的

目录;

字节＃

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

函数来描述

-7C

会写入到模块厂商串行存储器字节数的

SPD内存设备的总字节＃

基本内存类型

＃行地址在此集会

＃列地址对本次大会

＃模块

排

在本次大会

本届大会的数据宽度

......这个数据集的宽度

本届大会的电压接口标准

3 SDRAM的周期时间@CAS延迟

从时钟SDRAM存取时间@CAS的潜伏期3

DIMM configuraion类型

刷新率&类型

主SDRAM宽度

错误检查SDRAM的宽度

最小时钟延迟为背到背随机列地址

SDRAM器件的属性：突发长度支持

SDRAM器件的属性： ＃中

银行

SDRAM设备

SDRAM器件的属性： CAS延迟

SDRAM器件的属性： CS延迟

SDRAM器件的属性：写入延迟

SDRAM模块属性

2&3

7.5ns

5.4ns

功能支持

-7A

-1H

PC133 / PC100 SODIMM

十六进制值

-1L

-7C

-7A

80h

08h

04h

0Ch

09h

02h

40h

00h

01h

10ns

6ns

75h

54h

75h

54h

00h

80h

10h

00h

01h

8Fh

04h

2&3

06h

06h

01h

01h

00h

06h

06h

A0h

60h

A0h

60h

-1H

-1L

记

128bytes

256字节（2K位）

SDRAM

12

9

2

ROW

64位

-

LVTTL

7.5ns

5.4ns

10ns

6ns

1

1

2

2

非奇偶校验

15.625us ，支持自刷新

x16

无

t

CCD

= 1CLK

1，2， 4，8 &整版

4

银行

2&3

2&3

0 CLK

0 CLK

非缓冲的，非注册

&冗余解决

+/- 10 ％电压容差，

22

SDRAM器件的属性：一般

突发读取单位写

所有的预充电，自动预充电

0Eh

23

24

25

26

27

28

29

30

31

32

33

34

2 SDRAM的周期时间@CAS延迟

从时钟SDRAM存取时间@CAS 2延迟

1 SDRAM的周期时间@CAS延迟

从时钟SDRAM存取时间@CAS的潜伏期1

最小行预充电时间（ = T

RP

)

最小行主动向行活动延迟（T

RRD

)

最低RAS到CAS延迟（ = T

RCD

)

最小的激活预充电时间（ = T

RAS

)

模块

ROW

密度

命令和地址信号输入建立时间

命令和地址信号输入保持时间

数据信号输入建立时间

7.5ns

5.4ns

-

-

15ns

15ns

15ns

45ns

10ns

6ns

-

-

20ns

15ns

20ns

45ns

10ns

6ns

-

-

20ns

20ns

20ns

50ns

12ns

7ns

-

-

20ns

20ns

20ns

50ns

75h

54h

00h

00h

0Fh

0Fh

0Fh

2Dh

A0h

60h

00h

00h

14h

0Fh

14h

2Dh

10h

A0h

60h

00h

00h

14h

14h

14h

32h

C0h

70h

00h

00h

14h

14h

14h

32h

2

2

2

ROW

64MB的

1.5ns

0.8ns

1.5ns

1.5ns

0.8ns

1.5ns

2ns

1ns

2ns

2ns

1ns

2ns

15h

08h

15h

15h

08h

15h

20h

10h

20h

20h

10h

20h

REV 。 2001年九月0.1