AD7684
表9.推荐的驱动放大器
扩音器
ADA4841-x
ADA4941-1
AD8021
AD8022
OP184
AD8605 ， AD8615
AD8519
AD8031
典型用途
非常低噪声
极低的噪声，单差分
非常低的噪声和高频
低噪声和高频率
低功耗，低噪声，低频率
5 V单电源，低功耗
小尺寸，低功耗和低频率
高频和低功耗
在CS的下降沿启动转换和数据传输。
第五DCLOCK下降沿，D后
OUT
被使能，并迫使
低。的数据位则时钟MSB在前通过随后
DCLOCK下降沿。该数据是在两个DCLOCK有效
边缘。虽然上升沿可以用于捕捉数据，但
还使用DCLOCK下降沿的数字主机能实现
更快的读取速率，只要它具有合理的保持时间。
兑换
CS
数字主机
D
OUT
DATA IN
04302-025
AD7684
参考电压输入
在AD7684参考电压输入， REF ，具有动态输入
阻抗。因此，应该通过一个低阻抗驱动
源与REF和GND之间的有效解耦
销，在布局部分更详细的解释。
当REF是一个非常低阻抗源驱动（用于
例如，一个未缓冲的基准电压，如低
温度漂移
ADR43x
引用或使用基准缓冲器
该
AD8031
或
AD8605),
一个10 μF （ X5R ， 0805尺寸）陶瓷
片状电容器，可实现最佳的性能。
如果需要的话，小的参考去耦电容值下降
2.2 μF可以对性能影响最小的使用，
特别是DNL 。
DCLOCK
CLK
图25.连接图
布局
该印刷电路板容纳AD7684应
设计为使得所述模拟和数字部分分离
并限制在电路板的一定区域内。的引脚排列
AD7684与在左侧和所有它的模拟信号，它的所有
在右侧的数字信号简化了这一任务。
避免了设备，因为这些夫妇下方布设数字线路
噪音到死，除非在AD7684的接地平面
作为挡箭牌。快速开关信号，如CS或时钟
绝不能靠近模拟信号路径。数字交叉
并应避免模拟信号。
至少一个接地平面应该被使用。它可以是普通
或拆分数字和模拟部分之间。在这种情况下，
应当加入AD7684下方。
在AD7684参考电压输入REF具有动态输入
阻抗，并应具有最小寄生解耦
电感。这是通过将参考解耦进行
陶瓷电容接近，而最好是正对着，裁判
和GND引脚和连接这些引脚宽，低
阻抗的痕迹。
最后，该电源的AD7684的，VDD应
去耦用陶瓷电容器，通常为100 nF ，并置于
靠近AD7684 。它应使用短连接和
大型的痕迹，以提供低阻抗路径，并减小
在电源线的毛刺的效果。
电源
的AD7684断电自动在每个端
转换阶段，因此，电力线与扩展
的采样速率，为如图24所示。这使得该部分
理想的低采样速率（甚至几赫兹）和低电池
供电的应用。
1000
100
工作电流（ μA ）
VDD = 5V
10
VDD = 2.7V
1
0.1
04302-024
评估AD7684的性能
为AD7684的其它推荐布局的概述
评估板用于AD7684 （ EVAL - AD7684CBZ ） 。该
评估板套件包括一个完全组装和测试
评估板，文档和软件控制
董事会经由电脑
EVAL -CONTROL BRD3Z 。
0.01
10
100
1k
采样率（ SPS ）
10k
100k
图24.工作电流与采样率
数字接口
在AD7684与SPI， QSPI ，数字主机和兼容
的DSP （例如，的Blackfin ADSP- BF53x系列或ADSP- 219x的） 。该
连接图显示在图25中，与相应的
时序示于图2 。
版本A |第14页16
