数据表
表7. AD5545控制逻辑真值表
1, 2
CS
H
L
L
L
+
H
H
H
H
H
1
2
AD5545/AD5555
RS
H
H
H
H
H
H
H
H
L
L
最高位
X
X
X
X
X
X
X
X
0
H
串行移位寄存器功能
无影响
无影响
移位寄存器中的数据提前1位
无影响
无影响
无影响
无影响
无影响
无影响
无影响
输入寄存器功能
LATCHED
LATCHED
LATCHED
LATCHED
选定的DAC更新
当前SR电流
LATCHED
LATCHED
LATCHED
锁存数据= 0×0000
锁存数据=为0x8000
DAC寄存器
LATCHED
LATCHED
LATCHED
LATCHED
LATCHED
透明
LATCHED
LATCHED
锁存数据= 0×0000
锁存数据=为0x8000
CLK
X
L
+
H
L
X
X
X
X
X
LDAC
H
H
H
H
H
L
H
+
H
H
SR =移位寄存器
+
=正逻辑过渡， X =不在乎。
在接通电源时，无论所述输入寄存器和DAC寄存器中装入全0。
表8. AD5555控制逻辑真值表
1, 2
CS
H
L
L
L
+
H
H
H
H
H
1
2
CLK
X
L
+
H
L
X
X
X
X
X
LDAC
H
H
H
H
H
L
H
+
H
H
RS
H
H
H
H
H
H
H
H
L
L
最高位
X
X
X
X
X
X
X
X
0
H
串行移位寄存器功能
无影响
无影响
移位寄存器中的数据提前1位
无影响
无影响
无影响
无影响
无影响
无影响
无影响
输入寄存器功能
LATCHED
LATCHED
LATCHED
LATCHED
选定的DAC更新
当前SR电流
LATCHED
LATCHED
LATCHED
锁存数据= 0×0000
锁存数据=为0x2000
DAC寄存器
LATCHED
LATCHED
LATCHED
LATCHED
LATCHED
透明
LATCHED
LATCHED
锁存数据= 0×0000
锁存数据=为0x2000
SR =移位寄存器
+
=正逻辑过渡， X =不在乎。
在接通电源时，无论所述输入寄存器和DAC寄存器中装入全0。
上电顺序
推荐电V
DD
与地面之前的任何
参考电压。理想的上电顺序为A
GND
x,
DGND ，V
DD
, V
REF
x和数字输入。一个违规
电序列可提高基准电流，但该设备
将恢复正常运行V一次
DD
是动力。
（参见图20） 。用户不应适用开关稳压器的
V
DD
由于电源抑制比下降了
频率。
AD5545/
AD5555
V
DD
C2
+ C1
10F
V
DD
0.1F
A
GND
X
DGND
布局和电源旁路
这是一个很好的做法，采用紧凑，最小导线长度
布局设计。输入引线应尽可能直接
以最小的导体长度。接地路径应该有
低电阻和低电感。
同样，这也是很好的做法，绕过电源
以品质电容，以获得最佳的稳定性。供应导致
该装置应与0.01 μF旁路至0.1μF光盘或
贴片陶瓷电容。低ESR 1 μF至10 μF的钽电容或
电解电容也应在V应用
DD
为了最大限度地减少
任何瞬态干扰，并滤除任何低频纹波
02918- 0- 008
图20.电源旁路和接地连接
接地
该DGND和A
GND
X引脚AD5545 / AD5555的参考
数字地和模拟地引用。为了最大限度地降低数字
地反弹，在DGND端子应连接远程
在单点对模拟接地层（参照图20）。
修订版G |第11页共24
