数据表
数字接口
转换控制
所有模拟到数字的转换是通过在CNV ±控制
信号。这个信号可以在一个CNV + / CNV-的形式施加
LVDS信号，或者它可以在一个1.8伏的CMOS形式施加
逻辑信号时CNV-接地的CNV +引脚。该
转换是通过在CNV ±信号的上升沿启动。
后
AD7960
通电时，所述第一转换结果
生成是有效的。的关键有益功能
AD7960
is
用户可以在结束之前返回到采集阶段
的转化率。
这两种方法用于获取的数字数据输出
AD7960
通过LVDS接口中引起共鸣的描述
时钟接口模式和自时钟模式部分。
AD7960
时钟DCO ±是CLK ±的缓冲复制和同步
到数据，D ± ，这是更新了的DCO ±的下降沿
(t
D
） 。通过保持良好的传播延迟匹配
±和DCO通过电路板和数字主机± ， DCO ±能
用于锁闩D- ±具有良好的时序裕度的移位寄存器。
转换是通过在CNV ±脉冲的上升沿启动。
在CNV ±脉冲必须返回低电平（ ≤T
CNVH
最大值）
有效的操作。转换开始后，一直持续到
完成。在其他CNV ±脉冲将被忽略
转换阶段。吨后
最高位
过后，主持人开始破灭
CLK ± 。需要注意的是吨
最高位
是的最大时间的最高有效位
新的转换结果。用吨
最高位
作为门控设备CLK ± 。
回显时钟， DCO ± ，和数据，D ± ，同相驱动
带D ±正在更新在DCO ±的下降沿;主人
采用DCO的上升沿±捕捉 ± 。在唯一的要求
换货是18 CLK ±脉冲吨前完成
CLKL
的下一个
转换阶段过后，或丢失数据。毕竟18位
阅读，高达吨
最高位
，D ±和DCO ±驱动为0设置CLK ±空闲
低CLK之间的±阵阵。
呼应时钟接口模式
的数字运算
AD7960
在呼应时钟接口
模式示于图35.该接口模式下，只有一个要求
数字主机上的移位寄存器，可以用许多数字用
主机（如FPGA ，移位寄存器，和微处理器） 。它要求
每间3 LVDS双（D ± ， CLK ±和DCO ± ）
AD7960
与数字主机。
样品N
样品N + 1
t
CYC
t
CNVH
CNV-
CNV +
t
ACQ
获得
获得
获得
t
CLK
CLK “
CLK +
17
18
t
CLKL
1
2
17
18
1
2
3
t
DCO
DCO-
DCO +
17
18
1
2
17
18
1
2
3
t
CLKD
D+
D–
D1
N–1
t
最高位
D0
N–1
0
t
D
D17
N
D16
N
D1
N
D0
N
0
D17
N+1
D16
N+1
D15
N+1
09659-018
图35中引起共鸣的时钟接口模式时序图
第0版|第19页24
