位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第673页 > EP1K30FC256-3 > EP1K30FC256-3 PDF资料 > EP1K30FC256-3 PDF资料1第17页
ACEX 1K可编程逻辑器件系列数据手册
进位链
进位链提供了一个非常快（低至0.2纳秒）结转
之间的LE功能。进位信号，从一个低位比特的驱动器
转发到经由所述进位链的高阶比特，并馈送到两个
的LUT和进位链的下一部分。此功能允许
ACEX 1K架构，以有效地实现高速计数器，
加法器，和任意宽度的比较器。进位链逻辑可以
设计加工过程中由编译器自动生成，或
手工设计输入过程中的设计师。参数化的功能，
如LPM和DesignWare的功能，自动利用
进位链。
进位链比8个LE不再被自动执行
连接的LAB在一起。为了增强接头，一个长的进位链跳
交替的LAB成一排。进位链的长度超过一个LAB或者跳过
从偶数LAB到偶数LAB，或从奇数
编号为劳顾会奇数LAB 。例如，在最后的乐
在一排第一LAB携带到该行中的第三个LAB的第一LE 。该
进位链不穿过的EAB的行的中间。例如，
在EP1K50装置，进位链停止在十八LAB和
新的进位链始于十九LAB 。
图9
显示如何
n位
全加器可以被实现
n
+ 1个LE
与进位链。 LUT的一个部分产生两个比特的总和
使用输入信号和进位信号的装置;的总和被路由到
输出LE的。该寄存器可以绕过简单的加法器或使用
为累加器函数。该LUT和进位的另一部分
链逻辑产生的进位输出信号，该信号直接路由到
携带式的下高阶比特的信号。最后的进位输出信号是
路由到一个LE ，它可以用作一个通用的信号。
13
工具
Altera公司。
17
