位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第771页 > CYD18S72V-133BBC > CYD18S72V-133BBC PDF资料 > CYD18S72V-133BBC PDF资料4第1页
初步
CYD04S72V
CYD09S72V
CYD18S72V
FLEx72 3.3V 64K / 128K / 256K X 72
同步双端口RAM
特点
真正的双端口存储器单元允许同时
相同的内存位置的访问
同步流水线操作
家庭的4兆位， 9 Mbit与18 Mbit的器件
流水线式输出模式，可实现快速操作
0.18微米CMOS最佳的速度和力量
高速时钟的数据访问
3.3V低功耗
- 主动低至225毫安（典型值）
- 待机低至55 mA（一般）
邮箱功能，消息传递
全球主复位
独立的字节使能在两个端口
商用和工业温度范围
IEEE 1149.1兼容的JTAG边界扫描
484球FBGA （1 mm间距）
围绕控制柜保鲜膜
- 内部屏蔽寄存器控制计数器环绕式
- 反中断标志位来表示回绕
- 内存块重传操作
对地址线反回读
对地址线屏蔽寄存器回读
双芯片使两个端口，便于深度
扩张
无缝迁移到下一代双端口
家庭
功能说明
该FLEx72系列包括4兆位， 9 Mbit与18 Mbit的
流水线，同步，真正的双端口静态RAM是
高速，低功耗的3.3V CMOS 。提供两个端口，
允许独立的，同时访问任何位置
在存储器中。通过多写入到相同的位置的结果
比在同一时间有一个端口是不确定的。对注册
控制，地址和数据线的允许最小的建立和
保持时间。
在读取操作期间，数据被登记为下降
周期时间。每个端口包含在输入了一阵柜台
地址寄存器。经过外部装载计数器，具有
初始地址，计数器将递增地址间
应受（更多详情后） 。内部写脉冲宽度是
独立的R / W输入信号的持续时间。该
内部写脉冲是自定时的，以允许尽可能短的
周期时间。
在CE0高或低的CE1上一个时钟周期意志力
向下的内部电路，以降低静电力
消费。一个周期芯片使断言是必需的
重新激活该输出。
其他功能还包括：突发柜台内的回读
在地址线的地址值，反掩码寄存器
控制计数器环绕，计数器中断（ CNTINT ）
标志上的地址线屏蔽寄存器值回读，
重发功能，中断标志信息传递，
为JTAG边界扫描和异步主复位
（ MRST ） 。
该CYD18S72V设备具有有限的功能。请参阅
“柜台地址和掩码寄存器操作
[16]
= ON
6页。
无缝迁移到下一代双端口系列
赛普拉斯提供了一个迁移路径的所有设备的
在双端口家族与下一代设备
兼容的足迹。请联系赛普拉斯销售更多的
详细
表1.产品选择指南
密度
产品型号
马克斯。速度（MHz ）
马克斯。访问时间 - 时钟到数据（ NS ）
典型工作电流（mA ）
包
4-Mbit
（ 64K X 72 ）
CYD04S72V
167
4.0
225
484球FBGA
23毫米X 23毫米
9-Mbit
（ 128K X 72 ）
CYD09S72V
167
4.0
270
484球FBGA
23毫米X 23毫米
18-Mbit
（ 256K X 72 ）
CYD18S72V
133
5.0
410
484球FBGA
23毫米X 23毫米
赛普拉斯半导体公司
文件编号： 38-06069牧师* D
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年6月23日
